可编程器件的设计与开发课件.ppt

1、第第 2 章章 可编程器件的设计与开发可编程器件的设计与开发 CPLD/FPGACPLD/FPGA器件的设计一般可以分为四个步骤：器件的设计一般可以分为四个步骤：1.1.设计输入设计输入2.2.设计实现设计实现3.3.设计校验设计校验4.4.下载编程下载编程一、可编程逻辑器件的设计过程一、可编程逻辑器件的设计过程一、可编程逻辑器件的设计过程一、可编程逻辑器件的设计过程可编程逻辑器件的设计流程可编程逻辑器件的设计流程 设计输入电路原理图硬件描述语言 设计实现优化合并、映射布局、布线功能仿真时序仿真下载编程器件测试一、可编程逻辑器件的设计过程一、可编程逻辑器件的设计过程1 1设计输入设计输入 设计

2、输入就是将设计者所设计的电路以开发软设计输入就是将设计者所设计的电路以开发软件要求的某种形式表达出来，并输入到相应的软件件要求的某种形式表达出来，并输入到相应的软件中。中。设计输入方式主要包括：设计输入方式主要包括：u原理图输入方式原理图输入方式u硬件描述语言输入方式硬件描述语言输入方式u高级设计输入方式高级设计输入方式u波形设计输入方式波形设计输入方式u层次设计输入方式层次设计输入方式u底层设计输入方式底层设计输入方式 其中最常用的是原理图输入方式和硬件描述语其中最常用的是原理图输入方式和硬件描述语言输入方式两种。言输入方式两种。一、可编程逻辑器件的设计过程一、可编程逻辑器件的设计过程2 2

3、设计实现设计实现 设计实现主要由设计实现主要由EDAEDA开发工具依据设计输入文件开发工具依据设计输入文件自动生成用于器件编程、波形仿真及延时分析等所自动生成用于器件编程、波形仿真及延时分析等所需的数据文件。需的数据文件。EDAEDA开发工具进行设计实现时主要完成以下四个开发工具进行设计实现时主要完成以下四个相关任务：相关任务：u优化和合并优化和合并u映射映射u布局和布线布局和布线u生成编程文件生成编程文件一、可编程逻辑器件的设计过程一、可编程逻辑器件的设计过程（1 1）优化和合并）优化和合并 优化优化是指逻辑化简，把逻辑描述转变为最适合是指逻辑化简，把逻辑描述转变为最适合在器件中实现的形式；

4、在器件中实现的形式；合并合并是将模块化设计产生的多个文件合并为一是将模块化设计产生的多个文件合并为一个网表文件，并使层次设计平面化。个网表文件，并使层次设计平面化。（2 2）映射）映射 映射映射是把设计分为多个适合器件内部逻辑资源是把设计分为多个适合器件内部逻辑资源实现的逻辑小块的形式。实现的逻辑小块的形式。一、可编程逻辑器件的设计过程一、可编程逻辑器件的设计过程（3 3）布局和布线）布局和布线 布局是将已分割的逻辑小块放到器件内部逻辑资布局是将已分割的逻辑小块放到器件内部逻辑资源的具体位置，并使它们易于连线，且连线最少；源的具体位置，并使它们易于连线，且连线最少；布线是利用器件的布线资源完成

5、各功能块之间和布线是利用器件的布线资源完成各功能块之间和反馈信号的连接。反馈信号的连接。（4 4）生成编程文件）生成编程文件 设计实现的最后一步是产生可供器件编程使用的设计实现的最后一步是产生可供器件编程使用的数据文件数据文件。对。对CPLDCPLD器件而言，产生熔丝图文件即器件而言，产生熔丝图文件即JEDECJEDEC文件；对文件；对FPGAFPGA器件，则产生位流数据文件器件，则产生位流数据文件BitstreamBitstream。一、可编程逻辑器件的设计过程一、可编程逻辑器件的设计过程3 3设计校验设计校验 设计校验包括设计校验包括仿真仿真和和定时分析定时分析两部分，这一步两部分，这一步

6、通过仿真器和时延分析器来完成，利用编译器产生通过仿真器和时延分析器来完成，利用编译器产生的数据文件自动完成逻辑功能仿真和延时特性仿真的数据文件自动完成逻辑功能仿真和延时特性仿真。在仿真文件中加载不同的激励，可以观察中间结。在仿真文件中加载不同的激励，可以观察中间结果以及输出波形。必要时，可以返回设计输入阶段果以及输出波形。必要时，可以返回设计输入阶段，修改设计输入，最终达到设计要求。，修改设计输入，最终达到设计要求。这一部分的最大功能是便于用户查看自己的设这一部分的最大功能是便于用户查看自己的设计思想是否得到实现。我们可以在设计的过程中对计思想是否得到实现。我们可以在设计的过程中对整个系统乃至

7、各个模块进行仿真，即在计算机上用整个系统乃至各个模块进行仿真，即在计算机上用软件验证连接功能是否正确，各部分的时序配合是软件验证连接功能是否正确，各部分的时序配合是否准确。否准确。可以认为仿真是可以认为仿真是EDAEDA的精髓。的精髓。一、可编程逻辑器件的设计过程一、可编程逻辑器件的设计过程4 4下载编程下载编程 下载编程是将设计阶段生成的下载编程是将设计阶段生成的JEDECJEDEC文件或位流文件或位流文件装入到可编程器件中。文件装入到可编程器件中。器件编程需要满足一定的条件，如编程电压、器件编程需要满足一定的条件，如编程电压、编程时序和编程算法等。编程时序和编程算法等。(1)(1)不能进行

8、在系统编程不能进行在系统编程(ISP)(ISP)的的CPLDCPLD器件和不器件和不能在线可重配置能在线可重配置(ICR)(ICR)的的FPGAFPGA器件，需要编程专用设器件，需要编程专用设备备(编程器编程器)完成器件编程。完成器件编程。一、可编程逻辑器件的设计过程一、可编程逻辑器件的设计过程(2)(2)使用查找表使用查找表(LUT)(LUT)技术和基于技术和基于SRAMSRAM的的FPGAFPGA器件器件(如如AlteraAltera的的FLEXFLEX、ACEXACEX、APEXAPEX，XilinxXilinx的的SpartnSpartn、Vertex)Vertex)下载的编程数据将存

9、入下载的编程数据将存入SRAMSRAM，而，而SRAMSRAM掉电后所掉电后所存数据将丢失，为此需将存数据将丢失，为此需将编程数据固化入编程数据固化入EEPROMEEPROM内内。器件上电时，由器件本身或微处理器控制。器件上电时，由器件本身或微处理器控制EEPROMEEPROM将数据将数据“配置配置”入入FPGAFPGA器件。器件。FPGAFPGA调试期间，由于编程数据改动频繁，没有调试期间，由于编程数据改动频繁，没有必要每次改动都将编程数据下载到必要每次改动都将编程数据下载到EEPROMEEPROM，此时可，此时可用下载电缆将编程数据直接下载到用下载电缆将编程数据直接下载到FPGAFPGA内

10、查看运行内查看运行结果，这种过程称为结果，这种过程称为在线重配置在线重配置ICRICR。注意：注意：EEPROMEEPROM本身是普通的本身是普通的PLDPLD器件，编程数器件，编程数据下载到据下载到EEPROMEEPROM时需要用到编程器。时需要用到编程器。一、可编程逻辑器件的设计过程一、可编程逻辑器件的设计过程(3)(3)使用乘积项逻辑、基于使用乘积项逻辑、基于EEPROMEEPROM或或FlashFlash工艺的工艺的CPLDCPLD器件器件(如如AlteraAltera的的MAXMAX系列、系列、XilinxXilinx的的XC9500XC9500系系列以及列以及LatticeLatt

11、ice的多数产品的多数产品)进行下载编程时，使用器件厂商提供的专用下进行下载编程时，使用器件厂商提供的专用下载电缆，该电缆一端与载电缆，该电缆一端与PCPC机的打印机并行口相连，机的打印机并行口相连，另一端接到另一端接到CPLDCPLD器件所在器件所在PCB(PCB(印刷电路板印刷电路板)上的上的1010芯芯插头插头(PLD(PLD只有只有4 4个引脚与该插头相连个引脚与该插头相连)。编程数据通。编程数据通过该电缆过该电缆下载到下载到CPLDCPLD器件当中，这个过程称为器件当中，这个过程称为ISPISP在在系统编程。系统编程。二、二、MAX+plus软件介绍软件介绍 AlteraAltera

12、公司的公司的MAX+plusMAX+plus 可编程逻辑开发软件，可编程逻辑开发软件，提供了一种与结构无关的全集成化设计环境，使设计提供了一种与结构无关的全集成化设计环境，使设计者能方便地对者能方便地对AlteraAltera公司的公司的PLDPLD系列产品进行设计输入系列产品进行设计输入、快速处理和器件编程。、快速处理和器件编程。MAX+plusMAX+plus 开发系统的处理能力强且灵活性高，开发系统的处理能力强且灵活性高，它的优点主要表现在以下几个方面：它的优点主要表现在以下几个方面：（1 1）开放的接口）开放的接口。MAX+plusMAX+plus 提供了可以与其他工提供了可以与其他工

13、业标准的业标准的EDAEDA工具软件协同使用的接口。这一接口符合工具软件协同使用的接口。这一接口符合VerilogHDLVerilogHDL、VHDL1987VHDL1987和和VHDL1993VHDL1993以及其他标准。以及其他标准。二、二、MAX+plus软件介绍软件介绍（2 2）与结构无关。）与结构无关。MAX+plusMAX+plus 系统的核心系统的核心Compiler(Compiler(编译程序编译程序)支持支持AlteraAltera公司的公司的MAX3000MAX3000、MAX7000MAX7000、MAX9000MAX9000、FLEX6000FLEX6000、FLEX8

14、000FLEX8000、FLEX10KFLEX10K、FLEX10KAFLEX10KA、FLEX10KBFLEX10KB、FLEX10KEFLEX10KE等等PLDPLD系列产品，提供与结构无系列产品，提供与结构无关的关的PLDPLD设计开发环境，具有强大的逻辑综合与优化功设计开发环境，具有强大的逻辑综合与优化功能，使用户花费最少的时间完成高效的设计。能，使用户花费最少的时间完成高效的设计。(3)(3)多平台。多平台。MAX+plusMAX+plus 可在基于可在基于PCPC机的机的MS WindowsMS Windows或或Windows NTWindows NT环境下以及多种工作站的环境下

15、以及多种工作站的X WindowsX Windows环境环境下运行。下运行。二、二、MAX+plus软件介绍软件介绍(4)(4)硬件描述语言硬件描述语言(HDL)(HDL)。MAX+plusMAX+plus 支持各种支持各种HDLHDL输输入选项，包括入选项，包括VHDLVHDL、VerilogHDLVerilogHDL和和AlteraAltera公司的硬件公司的硬件描述语言描述语言AHDLAHDL。(5)(5)全集成化。全集成化。MAX+plusMAX+plus 的设计输入、处理和校验的设计输入、处理和校验功能全部集成在统一的开发环境下，可以加快动态调功能全部集成在统一的开发环境下，可以加快

16、动态调试，缩短开发周期。试，缩短开发周期。(6)(6)丰富的设计库。丰富的设计库。MAX+plusMAX+plus 提供丰富的库单元供提供丰富的库单元供设计者调用，其中包括设计者调用，其中包括7474系列的全部器件和多种特殊系列的全部器件和多种特殊的逻辑宏单元的逻辑宏单元(Macro-Function)(Macro-Function)，以及新型的参数化，以及新型的参数化的巨单元的巨单元(Maga(Maga-Function)-Function)。二、二、MAX+plus软件介绍软件介绍 项目名称项目路径工具条MAX+PLUS II 管理器窗口管理器窗口工程层次图工程层次图图形编辑器图形编辑器符

17、号编辑器符号编辑器文本编辑器文本编辑器波形编辑器波形编辑器引脚编辑器引脚编辑器编译编译仿真仿真延时分析延时分析器件编程器件编程(下载下载)消息窗口消息窗口三、三、MAX+plus软件使用软件使用 在在MAX+plusMAX+plus 下进行电路设计时应包括以下几个步骤：下进行电路设计时应包括以下几个步骤：1.1.文件编辑文件编辑：包括图形方式和文本方式两种，编辑完成：包括图形方式和文本方式两种，编辑完成后将其设置为当前工程。后将其设置为当前工程。2.2.工程编译：工程编译：包括功能编译和实际编译两种。包括功能编译和实际编译两种。3.3.功能仿真：功能仿真：将功能编译后的结果进行仿真。将功能编译

18、后的结果进行仿真。4.4.后仿真过程：后仿真过程：将实际编译结果仿真。将实际编译结果仿真。5.5.引脚锁定：引脚锁定：将各信号按要求分配到相应引脚后再进行将各信号按要求分配到相应引脚后再进行一次实际编译。一次实际编译。6.6.物理实现：物理实现：将结果下载到所选择的器件中去。将结果下载到所选择的器件中去。三、三、MAX+plus软件使用软件使用 1 1、文件编辑、文件编辑：建立图形输入文件建立图形输入文件1.在 File File 菜单中选择 NewNew2.2.选择选择 Graphic Graphic Editor File Editor File 然后然后按下按下OKOK按钮按钮 三、三、

19、MAX+plus软件使用软件使用 1 1、文件编辑、文件编辑：建立图形输入文件建立图形输入文件工作区域最大化按钮文本工具对角线工具圆形工具缩小按钮放大按钮关闭橡皮筋连接功能选择工具正交线工具与窗口适配弧形工具打开橡皮筋连接功能连接点接/断图图形形编编辑辑器器窗窗口口三、三、MAX+plus软件使用软件使用 1 1、文件编辑、文件编辑：建立图形输入文件：建立图形输入文件（例（例:4-bit:4-bit 计数器）计数器）输入符号总线节点名称74163 符号输出符号连接点输入管脚名输出管脚名总线名称l 选择选择 File File 菜单中的菜单中的 Save As Save As 项，将出现项，将出

20、现Save AsSave As对对话框话框，如下图所示如下图所示 ：l 在在 File Name File Name 对话框内输入设计文件名，然后选择对话框内输入设计文件名，然后选择 OK OK 即可保存文件。即可保存文件。指定具体的设计文件名显示当前文件类型的缺省(Default)扩展名。您可从下拉列表中选择不同的扩展名。三、三、MAX+plus软件使用软件使用 1 1、文件编辑、文件编辑：保存文件保存文件l 选择选择 File File 菜单中的菜单中的 Save As Save As 项，将出现项，将出现Save AsSave As对对话框话框，如下图所示如下图所示 ：l 在在 File

21、 Name File Name 对话框内输入设计文件名，然后选择对话框内输入设计文件名，然后选择 OK OK 即可保存文件。即可保存文件。指定具体的设计文件名显示当前文件类型的缺省(Default)扩展名。您可从下拉列表中选择不同的扩展名。三、三、MAX+plus软件使用软件使用 1 1、文件编辑、文件编辑：保存文件保存文件三、三、MAX+plus软件使用软件使用 2、工程编译：、工程编译：指定项目名称指定项目名称u在当前文件打开的情况下，选择在当前文件打开的情况下，选择FileFile菜单中菜单中ProjectProject中的中的“Set Project to Current File”S

22、et Project to Current File”，建立与当前，建立与当前文件同名的工程。文件同名的工程。u如果当前没有文件打开，则可选择如果当前没有文件打开，则可选择FileFile菜单中菜单中ProjectProject中的中的“Name”Name”，在弹出的对话框中浏览选择文，在弹出的对话框中浏览选择文件，建立与其同名的工程。件，建立与其同名的工程。三、三、MAX+plus软件使用软件使用 2、工程编译：、工程编译：指定项目名称指定项目名称l选择选择AssignAssign菜单中的菜单中的“Device”Device”，在，在Device FamilyDevice Family下拉下

23、拉菜单中选择菜单中选择“FLEX10K10”FLEX10K10”系列，列表中的具体器件暂选系列，列表中的具体器件暂选为为“Auto”Auto”，确定退出。建议对工程进行两次综合布线，确定退出。建议对工程进行两次综合布线，第一次只选择器件而不需设定引脚，编译完后再利用系统第一次只选择器件而不需设定引脚，编译完后再利用系统提供的搜索器提供的搜索器(Node finder)(Node finder)设定引脚，这样既可避免漏设定引脚，这样既可避免漏定引脚，又使定义引脚操作变得方便且规范化。定引脚，又使定义引脚操作变得方便且规范化。l选择选择MAX+plusMAX+plus 菜单下的菜单下的“Compi

24、ler”Compiler”，打开编译器窗，打开编译器窗口口三、三、MAX+plus软件使用软件使用 2 2、仿真：、仿真：建立一个仿真的波形文件建立一个仿真的波形文件选择选择MAX+plusIIMAX+plusII菜单下的菜单下的WaveForm EditerWaveForm Editer三、三、MAX+plus软件使用软件使用 3 3、仿真：、仿真：进行仿真进行仿真选择选择MAX+plusIIMAX+plusII菜单下的菜单下的Simulator,Simulator,在仿真器窗口在仿真器窗口 单击单击“Start”Start”按钮按钮三、三、MAX+plus软件使用软件使用 3 3、下载：、下载：选择选择MAX+plusIIMAX+plusII菜单下的菜单下的ProgrammerProgrammer