陕西师范大学-计算机组成原理-课件-白中英第5版-chp3.ppt

1、第三章第三章 内部存储器内部存储器【相关说明：本课件以白中英老师教材及课件为蓝相关说明：本课件以白中英老师教材及课件为蓝本制作而成，特表感谢；网上文档会伴随教研过程本制作而成，特表感谢；网上文档会伴随教研过程不定期更新版本；最后，恳请文档使用者批评、指不定期更新版本；最后，恳请文档使用者批评、指正文中出现的错误、疏漏；版本时间：正文中出现的错误、疏漏；版本时间：2014.6】计算机组成原理计算机组成原理（第五版）白中英、戴志涛主编（第五版）白中英、戴志涛主编 课件课件PPT陕西师范大学 计算机科学学院2 2/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院第三章第三章 多

2、层次的存储器多层次的存储器3.1 存储器概述存储器概述3.2 SRAM存储器存储器3.3 DRAM存储器存储器3.4 只读存储器和闪速存储器只读存储器和闪速存储器3.5 并行存储器并行存储器3.6 Cache存储器存储器3.7虚拟存储器虚拟存储器3.8奔腾系列机的虚存组织奔腾系列机的虚存组织3 3/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院导入导入思考：上一章详细讲解了现实世界中的基本信息类型怎样数字化的保存在计算机中，具体地，二进制下的两种基本状态在计算机中以什么样的硬件形式表现？如果要保存，以什么样的信息记录方式存储？计算机存储体系解决了信息的保存问题。4 4/

3、171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.1存储器概述存储器概述存储的基本单位：存储位元：最小存储单位，保存一个bit存储单元：基本存储单位，若干个位组成存储器：许多个存储单元组成5 5/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.1存储器概述存储器概述一、分类按存储介质分类：s磁表面s半导体存储器s光存储器按存取方式分类：s随机存取：内存s顺序存取：磁带，磁盘按存储内容可变性：ROM，RAMsRAM：SRAM，DRAMsROM：掩模ROM/PROM/EPROM/EEPROM读表3.16 6/171/171 陕西师范大学陕西师范大学

4、 计算机科学学院计算机科学学院3.1存储器概述存储器概述按信息易失性：s永久性s非永久性的，易失的按存储器系统中的作用分类：s高速缓冲存储器s主存储器/内存s辅助存储器/外存s控存7 7/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.1存储器概述存储器概述二、存储器分级结构 1、目前存储器的特点是：s速度快的存储器价格贵，容量小；s价格低的存储器速度慢，容量大。在计算机存储器体系结构设计时，我们希望存储器系统的性能高、价格低，那么在存储器系统设计时，应当在存储器容量，速度和价格方面的因素作折中考虑，建立了分层次的存储器体系结构如下图所示。8 8/171/171 陕西

5、师范大学陕西师范大学 计算机科学学院计算机科学学院3.1.2 存储器分级结构存储器分级结构9 9/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.1.2 存储器分级结构存储器分级结构2、分级结构高速缓冲存储器简称cache，它是计算机系统中的一个高速小容量半导体存储器。主存储器简称主存，是计算机系统的主要存储器，用来存放计算机运行期间的大量程序和数据。外存储器简称外存，它是大容量辅助存储器。1010/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.1.2 存储器分级结构存储器分级结构分层存储器系统之间的连接关系分层存储器系统之间的连接关系Eg

6、.开机的过程；打开Word的过程1111/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.1.3主存储器的技术指标主存储器的技术指标基本概念基本概念字存储单元：字存储单元：存放一个机器字的存储单元，相应的单元地址叫字地址字地址。字节存储单元字节存储单元：存放一个字节的单元，相应的地址称为字节地址。存储容量越大，能存储的信息就越多。可编址最小单位可编址最小单位s字：按字寻址的计算机s字节：按字节寻址的计算机一般，一个字可以包含若干个字节1212/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.1.3主存储器的技术指标主存储器的技术指标存储容量存

7、储容量：指一个存储器中可以容纳的存储单元总数。1KB=210B1MB=220B1GB=230B1TB=240B位 bit 比特 b字节 Byte 字节 B1313/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.1.3主存储器的技术指标主存储器的技术指标Kilobyte(KB)=1024B相当于一则短篇故事的内容。Megabyte(MB)=1024KB能保存一则短篇小说的内容。Gigabyte(GB)=1024MB相当于一部标清长电影容量。Terabyte(TB)=1024GB相当于一家大型医院中所有的X光图片信息量。Petabyte(PB)=1024TB相当于50%

8、的全美学术研究图书馆藏书资讯内容。Exabyte(EB)=1024PB；5EB相当于至今全世界人类所讲过的话语。Zettabyte(ZB)=1024EB如同全世界海滩上的沙子数量总和。Yottabyte(YB)=1024ZB相当于7000个人体内的细胞信息总和。1414/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.1.3主存储器的技术指标主存储器的技术指标存取时间：存取时间：又称存储器访问时间，指一次读操作命令发出到该操作完成，将数据读出到数据总线上所经历的时间。通常取写操作时间等于读操作时间，故称为存储器存取时间。存储周期：存储周期：指连续启动两次读操作所需间隔

9、的最小时间。通常，存储周期略大于存取时间，其时间单位为ns。存储器带宽：存储器带宽：单位时间里存储器所存取的信息量，通常以位/秒或字节/秒做度量单位。1515/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.2 SRAM存储器存储器主存（内部存储器）是半导体存储器。根据信息存储的机理不同可以分为两类：相对而言静态读写存储器(SRAM)：s存取速度快，一般用作Cache动态读写存储器(DRAM)：s存储容量大，一般用作主存1616/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.2 SRAM存储器存储器一、基本的静态存储元阵列一、基本的静态存储

10、元阵列1、存储元：、存储元：用锁存器实现。用锁存器实现。需要加电，无限期保持需要加电，无限期保持0或者或者1状态。状态。1717/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.2 SRAM存储器存储器回顾译码器1818/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院6363可参考可参考CAI动画动画1919/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.2 SRAM存储器存储器2、三组信号线、三组信号线地址线：地址线：A0-A5，可指定，可指定26=64个存储单个存储单元元数据线：数据线：I/O0，I/O1，I/O

11、2，I/O3s行线，列线行线，列线s存储器的字长存储器的字长4位位控制线：读或写控制线：读或写存储位元、存储单元、字存储单元、最小存储位元、存储单元、字存储单元、最小寻址单位、最小编址单位。寻址单位、最小编址单位。2020/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.2 SRAM存储器存储器二、基本的SRAM逻辑结构 SRAM芯大多采用双译码方式，以便组织更大的存储容量。采用了二级译码：将地址位分成两组，分别为x向、y向两部分，如图所示。A0A7为行地址译码线A8A14为列地址译码线2121/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院2

12、222/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.2 SRAM存储器存储器结构分析X方向译码输出256行Y方向译码128行存储器数据宽度8位写入数据：输入缓冲器被打开，输出缓冲器关闭读出数据输出缓冲器被打开，输入缓冲器关闭2323/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.2 SRAM存储器存储器读与写的互锁逻辑读与写的互锁逻辑控制信号中控制信号中CS是片选是片选信号，信号，CS有效时（低电有效时（低电平），门平），门G1、G2均被打均被打开。开。OE为读出使能信号，为读出使能信号，OE有效时（低电平），门有效时（低电平），门G2

13、开启，当写命令开启，当写命令WE=1时（高电平），门时（高电平），门G1关闭，关闭，存储器进行读操作。写操存储器进行读操作。写操作时，作时，WE=0，门，门G1开启，开启，门门G2关闭。注意，门关闭。注意，门G1和和G2是是互锁的互锁的，一个开启，一个开启时另一个必定关闭，这样时另一个必定关闭，这样保证了读时不写，写时不保证了读时不写，写时不读。读。片选信号读使能信号写使能信号门2424/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.2 SRAM存储器存储器三、存储器的读写周期三、存储器的读写周期读周期读周期读出时间读出时间Taq读周期时间读周期时间Trc写周期写周

14、期写周期时间写周期时间Twc写时间写时间Twd存取周期存取周期读周期时间读周期时间Trc=写时间写时间Twd2525/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.2 SRAM存储器存储器读使能 片选2626/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.2 SRAM存储器存储器写使能 片选2727/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.2 SRAM存储器存储器教材P69例1：图3.5(a)是SRAM的写入时序图。其中R/W是读/写命令控制线，当R/W线为低电平时，存储器按给定地址把数据线上的数据写入存

15、储器。请指出图3.5(a)写入时序中的错误，并画出正确的写入时序图。2828/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.2 SRAM存储器存储器2929/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.2 SRAM存储器存储器3030/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.3 DRAM存储器存储器一、DRAM存储位元的记忆原理SRAM存储器的存储位元是锁存器，它具有两个稳定的状态。DRAM存储器的存储位元是由一个MOS晶体管和电容器组成的记忆电路，如图3.6所示。MOS：Metal-Oxide-Sem

16、iconductor金属金属-氧化物氧化物-半导体半导体 3131/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.3 DRAM存储器存储器 MOS管做为开关使用管做为开关使用存储的信息存储的信息1或或0则是由电容器上的电荷量则是由电容器上的电荷量来体现来体现 当电容器充满电荷时，代表存储了当电容器充满电荷时，代表存储了1，当电容器放电没有电荷时，代表存储了当电容器放电没有电荷时，代表存储了0。3232/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院图图(a)表示写表示写1到存储到存储位元。此时输出缓位元。此时输出缓冲器关闭、刷新缓冲器关闭、刷

17、新缓冲器关闭，输入缓冲器关闭，输入缓冲器打开（冲器打开（R/W为为低），输入数据低），输入数据DIN=1送到存储元位送到存储元位线上，而行选线为线上，而行选线为高，打开高，打开MOS管，管，于是位线上的高电于是位线上的高电平给电容器充电，平给电容器充电，表示存储了表示存储了1。MOS管电容器播放CAI读放3333/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院图图(b)表示写表示写0到存储到存储位元。此时输出缓冲位元。此时输出缓冲器和刷新缓冲器关闭，器和刷新缓冲器关闭，输入缓冲器打开，输输入缓冲器打开，输入数据入数据DIN=0送到存送到存储元位线上；行选线储元位线上；行

18、选线为高，打开为高，打开MOS管，管，于是电容上的电荷通于是电容上的电荷通过过MOS管和位线放管和位线放电，表示存储了电，表示存储了0。3434/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院图图(c)表示从存储位表示从存储位元读出元读出1。输入缓冲。输入缓冲器和刷新缓冲器关闭，器和刷新缓冲器关闭，输出缓冲器输出缓冲器/读放打读放打开（开（R/W为高）。行为高）。行选线为高，打开选线为高，打开MOS管，电容上所管，电容上所存储的存储的1送到位线上，送到位线上，通过输出缓冲器读出通过输出缓冲器读出放大器发送到放大器发送到DOUT,即即DOUT=1。3535/171/171

19、 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院图图(d)表示表示(c)读出读出1后后存储位元重写存储位元重写1。由于。由于(c)中读出中读出1是破坏性是破坏性读出，必须恢复存储读出，必须恢复存储位元中原存的位元中原存的1。此时。此时输入缓冲器关闭，刷输入缓冲器关闭，刷新缓冲器打开，输出新缓冲器打开，输出缓冲器读放打开，缓冲器读放打开，DOUT=1经刷新缓冲器经刷新缓冲器送到位线上，再经送到位线上，再经MOS管写到电容上。管写到电容上。3636/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院同样：输入缓冲器与输出缓冲器总是互锁同样：输入缓冲器与输出缓冲器总是互锁

20、的。两个操作是互斥的，不会同时发生。的。两个操作是互斥的，不会同时发生。思考：当读出是思考：当读出是0，读出过程和刷新过程应，读出过程和刷新过程应该是怎样的？该是怎样的？3737/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.3 DRAM存储器存储器二、二、DRAM芯片的逻辑结构芯片的逻辑结构下面我们通过一个例子来看一下动态存储下面我们通过一个例子来看一下动态存储器的逻辑结构如图。器的逻辑结构如图。图图3.7(a)示出示出1M4位位DRAM芯片的管脚芯片的管脚图，其中有两个电源脚、两个地线脚，图，其中有两个电源脚、两个地线脚，为了对称，还有一个空脚（为了对称，还有一

21、个空脚（NC）。）。图图3.7(b)是该芯片的逻辑结构图。是该芯片的逻辑结构图。3838/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院注：复用地址线A0-A93939/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院列选通信号行选通信号存储器单元地址20位地址线10位4040/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院分析与分析与SRAM不同之处：不同之处：（1）增加了行地址锁存器和列地址锁存器。）增加了行地址锁存器和列地址锁存器。由于由于DRAM存储器容量很大，地址线宽度相存储器容量很大，地址线宽度相应要增加，这势必

22、增加芯片地址线的管脚数应要增加，这势必增加芯片地址线的管脚数目。为避免这种情况，采取的办法是目。为避免这种情况，采取的办法是分时传分时传送地址码送地址码。若地址总线宽度为若地址总线宽度为10位，先传送地址码位，先传送地址码A0A9，由行选通信号，由行选通信号RAS打入到行地址打入到行地址锁存器；然后传送地址码锁存器；然后传送地址码A10A19，由列，由列选通信号选通信号CRS打入到列地址锁存器。芯片内打入到列地址锁存器。芯片内部两部分合起来，地址线宽度达部两部分合起来，地址线宽度达20位，存储位，存储容量为容量为1M。4141/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学

23、学院（2）增加了刷新计数器和相应的控制电路。）增加了刷新计数器和相应的控制电路。DRAM读出后必须刷新，而未读写的存储元读出后必须刷新，而未读写的存储元也要定期刷新，而且要按行刷新，所以刷新也要定期刷新，而且要按行刷新，所以刷新计数器的长度等于行地址锁存器。刷新操作计数器的长度等于行地址锁存器。刷新操作与读与读/写操作是交替进行的，所以通过写操作是交替进行的，所以通过2选选1多多路开关来提供刷新行地址或正常读路开关来提供刷新行地址或正常读/写的行地写的行地址。址。分析分析与与SRAM不同之处：不同之处：4242/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院勘误：P71

24、，第一段倒数第二行CRS改为CAS。4343/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.3 DRAM存储器存储器三、读三、读/写周期写周期读周期、写周期的定义是从行选通信号读周期、写周期的定义是从行选通信号RAS下降沿开始，到下一个下降沿开始，到下一个RAS信号的下信号的下降沿为止的时间。通常为控制方便，读周降沿为止的时间。通常为控制方便，读周期和写周期时间相等。期和写周期时间相等。4444/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院注意行选通信号、列选通信号的作用4545/171/171 陕西师范大学陕西师范大学 计算机科学学院计算

25、机科学学院4646/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.3 DRAM存储器存储器四、刷新周期 刷新周期：DRAM存储位元是基于电容器上的电荷量存储，这个电荷量随着时间减少，因此必须定期地刷新，以保持它们原来记忆的正确信息。刷新有两种方式：集中式刷新分散式刷新4747/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院刷新操作有两种刷新方式：刷新操作有两种刷新方式：1、集中式刷新、集中式刷新:DRAM的所有行在每一个刷新周期中的所有行在每一个刷新周期中都被刷新。都被刷新。例如刷新周期为例如刷新周期为8ms的内存来说，所有行的内存来说，所有

26、行的集中式刷新必须至少每隔的集中式刷新必须至少每隔8ms进行一次。进行一次。为此将为此将8ms时间分为两部分：前一段时间时间分为两部分：前一段时间进行正常的读进行正常的读/写操作，后一段时间做为集写操作，后一段时间做为集中刷新操作时间。中刷新操作时间。4848/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院刷新操作有两种刷新方式：刷新操作有两种刷新方式：2、分散式刷新、分散式刷新:每一行的刷新插入到正每一行的刷新插入到正常的读常的读/写周期之中。写周期之中。s例如例如p70，图，图3.7所示的所示的DRAM有有1024行，行，如果刷新周期为如果刷新周期为8ms，则必须至

27、少每隔，则必须至少每隔8ms1024=7.8us做一次行刷新操作。做一次行刷新操作。4949/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院思考思考：刷新与存取能不能并行？：刷新与存取能不能并行？不能，因为内存就一套地址译码和片选装不能，因为内存就一套地址译码和片选装置，刷新与存取有相似的过程，它要选中置，刷新与存取有相似的过程，它要选中某一行某一行这期间片选线、地址线、地址这期间片选线、地址线、地址译码器全被占用着。同理，刷新操作之间译码器全被占用着。同理，刷新操作之间也不能并行也不能并行意味着一次只能刷一行。意味着一次只能刷一行。5050/171/171 陕西师范大

28、学陕西师范大学 计算机科学学院计算机科学学院3.3 DRAM存储器存储器五、存储器容量的扩充五、存储器容量的扩充（重要重要）1、字长位数扩展、字长位数扩展假如给定的存储芯片字长位数较短，不能满假如给定的存储芯片字长位数较短，不能满足设计要求的存储器字长，此时需要用多片给定足设计要求的存储器字长，此时需要用多片给定芯片扩展字长位数。芯片扩展字长位数。具体实现：三组信号线中，地址线和控制线公具体实现：三组信号线中，地址线和控制线公用而数据线单独分开连接。用而数据线单独分开连接。所需存储芯片数量：所需存储芯片数量：d=设计要求的存储器字节容量设计要求的存储器字节容量/给定芯片存储器给定芯片存储器字节

29、容量字节容量 5151/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院存储芯片5252/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院 例例2 2 利用利用1M1M4 4位的位的SRAMSRAM芯片，设计一个存芯片，设计一个存储容量为储容量为1M1M8 8位的位的SRAMSRAM存储器。存储器。解：所需芯片数量解：所需芯片数量=(1M8)/(1M4)=2片片参照教材图参照教材图3.95353/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院5454/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.3

30、 DRAM存储器存储器2、字存储容量扩展、字存储容量扩展 给定的芯片给定的芯片存储容量存储容量较小（字数少），不较小（字数少），不满足设计要求的总存储容量，此时需要用满足设计要求的总存储容量，此时需要用多片给定芯片来扩展字数。多片给定芯片来扩展字数。具体地，三组信号组中给定芯片的地址总具体地，三组信号组中给定芯片的地址总线和数据总线公用，控制总线中线和数据总线公用，控制总线中R/W公用，公用，使能端使能端EN不能公用，它由地址总线的高位不能公用，它由地址总线的高位段译码来决定片选信号。段译码来决定片选信号。所需芯片数：所需芯片数：d=设计要求的存储器容量设计要求的存储器容量/选选择芯片存储器容

31、量择芯片存储器容量5555/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院 例例33利用利用1M1M8 8位的位的DRAMDRAM芯片设计芯片设计2M2M8 8位的位的DRAMDRAM存储器存储器解：所需芯片数解：所需芯片数d=（2M8）/（1M8）=2(片片)参考教材图参考教材图3.105656/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院5757/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.3 DRAM存储器存储器3、存储器模块条、存储器模块条 存储器通常以模块条形式供应市场。这种存储器通常以模块条形式供应市场

32、。这种模块条常称为内存条，它们是在一个条状模块条常称为内存条，它们是在一个条状形的小印制电路板上，用一定数量的存储形的小印制电路板上，用一定数量的存储器芯片，组成一个存储容量固定的存储模器芯片，组成一个存储容量固定的存储模块，可以插入计算机主板内存插槽。如图块，可以插入计算机主板内存插槽。如图所示。所示。5858/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.3 DRAM存储器存储器内存条有内存条有30脚、脚、72脚、脚、100脚、脚、144脚、脚、168脚等多种形式。脚等多种形式。30脚内存条设计成脚内存条设计成8位数据线，存储容量位数据线，存储容量从从256KB

33、32MB。72脚内存条设计成脚内存条设计成32位数据总线位数据总线100脚以上内存条既用于脚以上内存条既用于32位数据总线又位数据总线又用于用于64位数据总线，存储容量从位数据总线，存储容量从4MB512MB。2G内存引脚个数一般在内存引脚个数一般在200左右。左右。5959/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.3 DRAM存储器存储器相对来讲，DRAM造价低廉，容量大，但因其内部结构及与总线连接受限等因素，使得其速率无法与CPU匹配。因此：采用Cache策略增强型DRAM6060/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.

34、3 DRAM存储器存储器3.3.5、高级的、高级的DRAM结构结构 FPM DRAM：快速页模式动态存储器根据程序的局部性原理来实现读周期和写周期中，先由低电平的行选通信号RAS确定行地址，并一直保持有效然后由低电平的列选信号CAS确定列地址。下一次寻找操作，行地址不变，打入新的连续的列地址，取得数据，依此类推如下图所示 6161/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.3.5、高级的DRAM结构快速页模式读操作的时序图：6262/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.3.5、高级的DRAM结构注意：电子教案上的该图有错误6

35、363/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.3.5、高级的DRAM结构CDRAM带高速缓冲存储器（cache）的动态存储器，它是在通常的DRAM芯片内又集成了一个小容量的SRAM，从而使DRAM芯片的性能得到显著改进。如图所示出1M4位CDRAM芯片的结构框图，其中SRAM为5124位。6464/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.3.5、高级的DRAM结构SDRAM同步型动态存储器。计算机系统中的CPU使用的是系统时钟，SDRAM的操作要求与系统时钟相同步，在系统时钟的控制下从CPU获得地址、数据和控制信息。换句话说

36、，它与CPU的数据交换同步于外部的系统时钟信号，并且以CPU/存储器总线的最高速度运行，而不需要插入等待状态。其原理和时序关系见下一页图和动画。6565/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院6666/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.3.5、高级的DRAM结构例4 CDRAM内存条组成实例。一片CDRAM的容量为1M4位，8片这样的芯片可组成1M32位4MB的存储模块，其组成如下图所示。6767/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.3.6、DRAM主存读主存读/写的正确性校验写的正确

37、性校验DRAM通常用做主存储器，其读写操作的正确性与可靠性至关重要。数据在传输、保存中难免有即使很低的错误概率。使用校验码保证正确性，校验码一并写入DRAM：奇偶校验：只能检测1位数据汉明校验：检测多位并自动恢复正确值6868/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院DRAM正确性校验概念图6969/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.4 只读存储器和闪速存储器只读存储器和闪速存储器一、只读存储器一、只读存储器 ROM叫做只读存储器。顾名思义，只叫做只读存储器。顾名思义，只读的意思是在它工作时只能读出，不能写读的意思是在它工作

38、时只能读出，不能写入。然而其中存储的原始数据，必须在它入。然而其中存储的原始数据，必须在它工作以前写入。只读存储器由于工作可靠，工作以前写入。只读存储器由于工作可靠，保密性强，在计算机系统中得到广泛的应保密性强，在计算机系统中得到广泛的应用。用。7070/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.4 只读存储器和闪速存储器只读存储器和闪速存储器主要有两类：主要有两类：掩模掩模ROM：掩模：掩模ROM实际上是一个存实际上是一个存储内容固定的储内容固定的ROM，由生产厂家提供产，由生产厂家提供产品。品。可编程可编程ROM：由用户后写入内容，有些：由用户后写入内容，有

39、些可以多次写入。可以多次写入。s一次性编程的一次性编程的PROMs多次编程的多次编程的EPROM和和EEPROM。7171/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.4 只读存储器和闪速存储器只读存储器和闪速存储器1、掩模、掩模ROM的阵列结构和存储元的阵列结构和存储元 晶体管(指MOS管)7272/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院结构示意图分析：MOS管导通代表存1，不通代表存0.单译码结构7373/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.4 只读存储器和闪速存储器只读存储器和闪速存储器2

40、、掩模ROM的逻辑符号和内部逻辑框图 7474/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3、可编程ROM PROM：一次性编程ROMEPROM：光擦除可编程只读存储器。EEPROM：电擦除可编程只读存储器。勘误：P79，倒数第三行：可读-只读7575/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.4 只读存储器和闪速存储器只读存储器和闪速存储器EPROM叫做光擦除叫做光擦除可编程只读存储器。可编程只读存储器。它的存储内容可以根它的存储内容可以根据需要写入，当需要据需要写入，当需要更新时将原存储内容更新时将原存储内容抹去，再写入新的内抹去

41、，再写入新的内容。容。现以浮栅雪崩注入型MOS管为存储元的EPROM为例进行说明，结构如右图所示。7676/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.4 只读存储器和闪速存储器只读存储器和闪速存储器现以浮栅雪崩注入型MOS管为存储元的EPROM为例进行说明，结构如图(a)所示，图(b)是电路符号。若在漏极D端加上约几十伏的脉冲电压，使得沟道中的电场足够强，则会造成雪崩，产生很多高能量电子。此时，若在G2栅上加上正电压，形成方向与沟道垂直的电场，便可使沟道中的电子穿过氧化层而注入到G1栅，从而使G1栅积累负电荷。由于G1栅周围都是绝缘的二氧化硅层，泄漏电流极小，所

42、以一旦电子注入到G1栅后，就能长期保存。7777/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.4 只读存储器和闪速存储器只读存储器和闪速存储器当G1栅有电子积累时，该MOS管的开启电压变得很高，即使G2栅为高电平，该管仍不能导通，相当于存储了“0”。反之，G1栅无电子积累时，MOS管的开启电压较低，当G2栅为高电平时，该管可以导通，相当于存储了“1”。图(d)示出了读出时的电路，它采用二维译码方式：x地址译码器的输出xi与G2栅极相连，以决定T2管是否选中；y地址译码器的输出yi与T1管栅极相连，控制其数据是否读出。当片选信号CS为高电平即该片选中时，方能读出数据

43、。7878/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.4 只读存储器和闪速存储器只读存储器和闪速存储器这种器件的上方有一个石英窗口，如图(c)所示。当用光子能量较高的紫外光照射G1浮栅时，G1中电子获得足够能量，从而穿过氧化层回到衬底中，如图(e)所示。这样可使浮栅上的电子消失，达到抹去存储信息的目的，相当于存储器又存了全“1”。7979/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.4 只读存储器和闪速存储器只读存储器和闪速存储器这种EPROM出厂时为全“1”状态，使用者可根据需要写“0”。写“0”电路如图(f)所示，xi和yi选择

44、线为高电位，P端加20多伏的正脉冲，脉冲宽度为0.11ms。EPROM允许多次重允许多次重写。抹去时，用写。抹去时，用40W紫外灯，相距紫外灯，相距2cm，照射几分钟，照射几分钟即可。即可。8080/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.4 只读存储器和闪速存储器只读存储器和闪速存储器E2PROM存储元 EEPROM，叫做电擦除可编程只读存储器。其存储元是一个具有两个栅极的NMOS管，如图(a)和(b)所示，G1是控制栅，它是一个浮栅，无引出线；G2是抹去栅，它有引出线。在G1栅和漏极D之间有一小面积的氧化层，其厚度极薄，可产生隧道效应。如图(c)所示，当G

45、2栅加20V正脉冲P1时，通过隧道效应，电子由衬底注入到G1浮栅，相当于存储了“1”。利用此方法可将存储器抹成全“1”状态。8181/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.4 只读存储器和闪速存储器只读存储器和闪速存储器这种存储器在出厂时，存储内容为全“1”状态。使用时，可根据要求把某些存储元写“0”。写“0”电路如图(d)所示。漏极D加20V正脉冲P2,G2栅接地，浮栅上电子通过隧道返回衬底，相当于写“0”。E2PROM允许改写上千次，改写（先抹后写）大约需20ms，数据可存储20年以上。E2PROM读出时的电路如图(e)所示，这时G2栅加3V电压，若G1

46、栅有电子积累，T2管不能导通，相当于存“1”；若G1栅无电子积累，T2管导通，相当于存“0”。8282/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.4 只读存储器和闪速存储器只读存储器和闪速存储器4、闪速存储器（即，Flash存储器）它具有巨大比特数目的存储容量。非易失性意味着存放的数据在没有电源的情况下可以长期保存。FLASH存储器也翻译成闪速存储器，它既有RAM的优点，又有ROM的优点，是存储技术划时代的进展。8383/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院闪速存储器的特点：闪速存储器的特点：固有的非易失性：断电后信息不会丢失。

47、廉价的高密度：相同容量的闪速存储器和DRAM相比，其位成本相近。可执行性：闪速存储器可以直接与CPU相连，大大提高程序和文件的访问速度。固态性：闪速存储器是一种低功耗、高密度且无机电装置的半导体器件，特别适合便携式系统应用。8484/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.4 只读存储器和闪速存储器只读存储器和闪速存储器FLASH存储元是在存储元是在EPROM存储元基础上存储元基础上发展起来的发展起来的，由此可以看出创新与继承的关系。如右图所示为闪速存储器中的存储元，由单个MOS晶体管组成，除漏极D和源极S外，还有一个控制栅和浮空栅。8585/171/171

48、陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.4 只读存储器和闪速存储器只读存储器和闪速存储器“0”状态状态：当控制栅加上足够的正电压时，浮空栅将储存许多电子带负电，这意味着浮空栅上有很多负电荷，这种情况我们定义存储元处于0状态。“1”状态状态：如果控制栅不加正电压，浮空栅则只有少许电子或不带电荷，这种情况我们定义为存储元处于1状态。浮空栅上的电荷量决定了读取操作时，加在栅极上的控制电压能否开启MOS管，并产生从漏极D到源极S的电流。8686/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.4 只读存储器和闪速存储器只读存储器和闪速存储器编程操作编程操作：

49、实际上是写操作。所有存储元的原始状态均处“1”状态，这是因为擦除操作时控制栅不加正电压。编程操作的目的是为存储元的浮空栅补充电子，从而使存储元改写成“0”状态。如果某存储元仍保持“1”状态，则控制栅就不加正电压。如图(a)表示编程操作时存储元写0、写1的情况。实际上编程时只写0，不写1，因为存储元擦除后原始状态全为1。要写0，就是要在控制栅C上加正电压。一旦存储元被编程，存储的数据可保持100年之久而无需外电源。8787/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.4 只读存储器和闪速存储器只读存储器和闪速存储器读取操作：读取操作：控制栅加上正电压。浮空栅上的负电

50、荷量将决定是否可以开启MOS晶体管。如果存储元原存1，可认为浮空栅不带负电，控制栅上的正电压足以开启晶体管。如果存储元原存0，可认为浮空栅带负电，控制栅上的正电压不足以克服浮动栅上的负电量，晶体管不能开启导通。当MOS晶体管开启导通时，电源VD提供从漏极D到源极S的电流。读出电路检测到有电流，表示存储元中存1，若读出电路检测到无电流，表示存储元中存0，如图(b)所示。8888/171/171 陕西师范大学陕西师范大学 计算机科学学院计算机科学学院3.4 只读存储器和闪速存储器只读存储器和闪速存储器擦除操作擦除操作：所有的存储元中浮空栅上的负电荷要全部洩放出去。为此晶体管源极S加上正电压，这与编