计算机组成原理课件5中央处理器.ppt
- 【下载声明】
1. 本站全部试题类文档,若标题没写含答案,则无答案;标题注明含答案的文档,主观题也可能无答案。请谨慎下单,一旦售出,不予退换。
2. 本站全部PPT文档均不含视频和音频,PPT中出现的音频或视频标识(或文字)仅表示流程,实际无音频或视频文件。请谨慎下单,一旦售出,不予退换。
3. 本页资料《计算机组成原理课件5中央处理器.ppt》由用户(晟晟文业)主动上传,其收益全归该用户。163文库仅提供信息存储空间,仅对该用户上传内容的表现方式做保护处理,对上传内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(点击联系客服),我们立即给予删除!
4. 请根据预览情况,自愿下载本文。本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
5. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007及以上版本和PDF阅读器,压缩文件请下载最新的WinRAR软件解压。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计算机 组成 原理 课件 中央处理器
- 资源描述:
-
1、李建廷李建廷 西安财经学院 计算机科学系计算机组成原理计算机组成原理 Constitution Principle of Computer http:/2 5.1 CPU5.1 CPU的功能与组成的功能与组成5.2 5.2 指令周期指令周期5.3 5.3 时序产生器和控制方式时序产生器和控制方式5.4 5.4 微程序控制器微程序控制器5.5 5.5 流水流水CPUCPUCh.5 中央处理器中央处理器本章内容http:/3 计算机程序是一个指令序列,把程序装入内存储器,就可以由计算机来自动完成取出指令和执行指令的任务。负责完成此项工作的计算机部件称为中央处理器中央处理器,通常简称CPUCPU。一
2、、CPU的基本功能v 指令控制指令控制:程序的顺序控制称为指令控制。程序是一个指令序列,指令的相互顺序不能任意颠倒,必须严格按程序规定的顺序进行。v 操作控制:操作控制:一条指令的功能往往是由若干个操作信号的组合来实现的,CPU管理并产生由内存取出的每条指令的操作信号,把各种操作信号送往相应的部件,从而控制这些部件按指令的要求进行动作。v 时间控制时间控制:对各种操作实施时间上的定时称为时间控制。在计算机中,各种指令的操作信号以及一条指令的整个执行过程都受到时间的严格定时。v 数据加工:数据加工:对数据进行算术运算和逻辑运算。5.1 CPU的功能与组成的功能与组成http:/4二、CPU基本组
3、成1、控制器 由程序计数器、指令寄存器、指令译码器、时序产生器和操作控制器组成,它是发布命令的“决策机构”,即完成协调和指挥整个计算机系统的操作。控制器的功能l取指令、分析指令-指令控制指令控制l执行指令,发出各种操作命令-操作控制操作控制l控制程序输入及结果的输出-时间控制时间控制l总线管理-内部数据传输控制内部数据传输控制l处理异常情况和特殊请求-处理中断处理中断5.1 CPU的功能与组成的功能与组成http:/52、运算器 由算术逻辑单元(ALU)、累加寄存器、数据缓冲寄存器和状态条件寄存器组成,它是数据加工处理部件。相对控制器而言,运算器接受控制器的命令而进行动作,即运算器所进行的全部
4、操作都是由控制器发出的控制信号来指挥的,所以它是执行部件。运算器的功能l 实现算术运算和逻辑运算-数据加工数据加工5.1 CPU的功能与组成的功能与组成http:/63、CPU 与系统总线l 指令控制:PC、IRl 操作控制l 时间控制l 数据加工:ALU 寄存器l 处理中断:中断系统5.1 CPU的功能与组成的功能与组成寄存器ALU 中断 系统CUCPU控制总线数据总线地址总线CU、时序电路http:/75.1 CPU的功能与组成的功能与组成4、CPU 的内部结构 算术和布尔逻辑取反移位状态标志内部 数据总线寄存器CU中断系统ALU控制信号C P Uhttp:/85.1 CPU的功能与组成的
5、功能与组成5、CPU 内部的寄存器 在CPU中至少要有六类寄存器。寄存器用来暂存一个计算机字。根据需要,可以扩充其数目。(1)数据缓冲寄存器-DR 数据缓冲寄存器用来暂时存放由内存储器读出的一条指令或一个数据字;反之,当向内存存入一条指令或一个数据字时,也暂时将它们存放在数据缓冲寄存器中。两个寄存器拼接存放双倍字长数据缓冲寄存器的作用是:l 作为CPU和内存、外部设备之间信息传送的中转站;l 补偿CPU和内存、外围设备之间在操作速度上的差别;http:/95.1 CPU的功能与组成的功能与组成(2)指令寄存器-IRl 指令寄存器用来保存当前正在执行的一条指令。l 当执行一条指令时,先把它从指令
6、cache中取到缓冲寄存器中,然后再传送至指令寄存器。l 指令划分为操作码和地址码字段,由二进制数字组成。为了执行任何给定的指令,必须对操作码进行测试,以便识别所要求的操作。指令译码器就是做这项工作的。l 指令寄存器中操作码字段的输出就是指令译码器的输入。操作码一经译码后,即可向操作控制器发出具体操作的特定信号。http:/105.1 CPU的功能与组成的功能与组成(3)程序计数器-PCl程序开始执行前,将它的起始地址,即程序的一条指令所在的内存单元地址送入PC,PC的内容即是从内存提取的第一条指令的地址。l 当执行指令时,CPU将自动修改PC的内容,以便使其保持的总是将要执行的下一条指令的地
7、址。由于大多数指令都是按顺序来执行的,所以修改的过程通常只是简单的对PC加1。l 当遇到转移指令如JMP指令时,那么后继指令的地址(即PC的内容)必须从指令的地址段取得。在这种情况下,下一条从内存取出的指令将由转移指令来规定,而不是像通常一样按顺序来取得。因此程序计数器的结构应当是具有寄存信息和计数两种功能的结构。http:/115.1 CPU的功能与组成的功能与组成(4)地址寄存器-AR l地址寄存器用来保存当前CPU所访问的数据cache单元的地址。l 地址寄存器也可用来保存当前CPU所访问的内存单元的地址。地址在内存和CPU之间存在操作速度上的差别,必须使用地址寄存器来保持地址信息,直到
8、内存的读/写操作完成为止。l当CPU和内存进行信息交换,即CPU与内存相互存/取数据时,都要使用地址寄存器和数据缓冲寄存器。同样,当CPU和外围设备交换信息时,同样需要使用对应设备的地址寄存器和数据缓冲寄存器。l地址寄存器的结构和数据缓冲寄存器、指令寄存器一样,通常使用单纯的寄存器结构。信息的存入一般采用电位-脉冲方式,即电位输入端对应数据信息位,脉冲输入端对应控制信号,在控制信号作用下,瞬时地将信息打入寄存器。http:/125.1 CPU的功能与组成的功能与组成(5)通用寄存器-R0Rnl当运算器的算术逻辑单元ALU执行算术或逻辑运算时,为ALU提供一个工作区。累加寄存器暂时存放ALU运算
9、的结果信息。显然,运算器中至少要有一个累加寄存器。l 累加寄存器(AC)通常简称为累加器,它也是一个通用寄存器。l目前CPU中的通用寄存器,多达64个,甚至更多。当使用多个通用寄存器时,就变成通用寄存器堆结构,其中任何一个可存放源操作数,也可存放结果操作数。在这种情况下,需要在指令格式中对寄存器号加以编址。http:/135.1 CPU的功能与组成的功能与组成(6)状态条件寄存器-PSWl状态条件寄存器保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容,如运算结果进位标志(C),运算结果溢出标志(V),运算结果为零标 志(Z),运算结果为负标志(N)等等。这些标志位通常分别由 1位触
10、发器保存。l 状态条件寄存器还保存中断和系统工作状态等信息,以便使CPU和系统能及时了解机器运行状态和程序运行状态。因此,状态条件寄存器是一个由各种状态条件标志拼凑而成的特殊寄存器。http:/145.1 CPU的功能与组成的功能与组成6、操作控制器与时序产生器l操作控制器:在各寄存器之间建立数据传输通路,实现信息的传输控制。l 操作控制器的功能的实现:根据指令操作码和时序信号(时序产生器),产生各种操作控制信号,以便正确地建立数据通路,从而完成取指令和执行指令的控制。l根据设计方法不同,操作控制器可分为时序逻辑型、存储逻辑型、时序逻辑与存储逻辑结合型三种。硬布线控制器:采用时序逻辑技术实现;
11、微程序控制器:采用存储逻辑实现;前两种方式的组合http:/155.2 指令周期指令周期一、基本概念 计算机能自动地工作,是因为CPU从存放程序的内存里取出一条指令并执行这条指令;紧接着又是取指令,执行指令,除非遇到停机指令,否则这个循环将一直继续下去。那么,如何描述程序的执行时间?l 指令周期:CPU从内存取出一条指令并执行这条指令的时间总和。l CPU周期:又称机器周期,定义为CPU访问一次内存 读取一条指令字的最短时 间。l 时钟周期:通常称为节 拍脉冲或T周期。一个CPU 周期包含若干个时钟周期。http:/165.2 指令周期指令周期1、指令周期l 取出并执行一条指令所需的全部时间完
12、成一条指令执行取指、分析取指阶段取指周期执行阶段执行周期(取指、分析)(执行指令)指令周期取指周期执行周期http:/175.2 指令周期指令周期2、每条指令的指令周期不同取指周期指令周期 例如:无条件转移指令“JMP X”,执行阶段不需要访问内存,操作简单,完全可以在取指阶段的后期将转移地址送至PC,即不需要执行周期取指周期 执行周期指令周期 例如:加法指令“ADD X”,执行阶段需要从内存单元X中取出操作数,然后和ACC的内容相加,结果保存至ACC,指令周期在取指和执行阶段各访问一次内存,需要两个存取周期。http:/185.2 指令周期指令周期 例如:乘法指令“MUL X”,指令周期在取
13、指和执行阶段各访问一次内存,需要两个存取周期。但其执行阶段的操作复杂度要比加法大很多,一个周期执行不完,可能需要多个执行周期。例如:间接寻址指令,指令中给出的是操作数地址的地址,为了获得操作数,需要先访问一次内存获得操作数地址,在根据获得的地址再次访问内存取出有效操作数。取指周期执行周期指令周期取指周期间址周期指令周期执行周期http:/195.2 指令周期指令周期 例如:当CPU采用中断方式与I/O外设交换数据时,在每条指令执行结束前,都要发出中断查询信号,检测是否有设备提出的中断请求,如果有中断请求,则进行中断响应,需要将程序的断点保存至内存中,需要一个“中断周期”。总之,各个周期都有访存
14、操作,只是访存的目的不同。l 取指周期访存为了取指令;l 间址周期访存为了取操作数的有效地址;l 执行周期访存为了取操作数以及执行具体的操作;l 中断周期访存为了保存程序断点;取指周期间址周期指令周期执行周期中断周期http:/205.2 指令周期指令周期指令周期流程:取指周期执行周期有间址吗?有中断吗?间址周期中断周期是是否否http:/21二、指令周期的数据流1、取指周期数据流MDRCUMARPCIR存储器CPU地址总线数据总线控制总线IR+1 5.2 指令周期指令周期http:/222、间址周期数据流MDRCUMARCPU地址总线地址总线数据总线数据总线控制总线控制总线PCIR存储器存储
15、器MDR5.2 指令周期指令周期http:/233、执行周期数据流 不同指令的执行周期数据流不同4、中断周期数据流MDRCUMARCPU地址总线地址总线数据总线数据总线控制总线控制总线PC存储器存储器5.2 指令周期指令周期http:/24二、用方框图语言表示指令周期 在进行计算机设计时,可以采用方框图语言来表示一条指令的指令周期。l 方框:代表一个CPU周期,方框中的内容表示数据通路的操作或某种控制操作。l 菱形:通常用来表示某种判别或测试,不过时间上它依附于紧接它的前面一个方框的CPU周期,而不单独占用一个CPU周期。5.2 指令周期指令周期IR为指令寄存器PC为程序计数器(具有自增功能)
16、M为主存(受R/W信号控制)AR为地址寄存器DR为数据缓冲寄存器 http:/25一、作用 CPU中一个类似“作息时间”的东西,称为“时序信号”。机器一旦被启动,即CPU开始取指令并执行指令时,操作控制器就利用定时脉冲的顺序和不同的脉冲间隔,有条理、有节奏地指挥机器的动作,规定在这个脉冲到来时做什么,在那个脉冲到来时又做什么,给计算机各部分提供工作所需的时间标志。二进制码表示的指令和数据都放在内存里,CPU是怎样识别出它们呢?l 从时间上来说,取指令事件发生在指令周期的第一个CPU周期中,即发生在“取指令”阶段,而取数据事件发生在指令周期的后面几个CPU周期中,即发生在“执行指令”阶段。l 从
17、空间上来说,如果取出的代码是指令,那么一定送往指令寄存器,如果取出的代码是数据,那么一定送往运算器。由此可见,时间控制对计算机来说是太重要了。总之,计算机的协调动作需要时间标志,而时间标志则是用时序信号来体现的。5.3 时序产生器和控制方式时序产生器和控制方式 http:/26l 硬布线控制器:采用主状态周期节拍电位节拍脉冲三级体制时序信号产生电路复杂。l 微程序控制器:节拍电位节拍脉冲二级体制 利用微程序顺序执行来实现微操作 时序信号产生电路简单l 各型计算机产生时序电路不相同。l 大、中型计算机的时序电路复杂,微型计算机的时序电路简单,多采用微程序控制器。5.3 时序产生器和控制方式时序产
18、生器和控制方式 http:/27二、时序信号产生器 微程序控制器中使用的时序信号产生器由时钟源、环形脉冲发生器、节拍脉冲和读写时序译码逻辑、启停控制逻辑等部分组成。1、时钟源 时钟源用来为环形脉冲发生器提供频率稳定且电平匹配的方波时钟脉冲信号。它通常由石英晶体振荡器和与非门组成的正反馈振荡电路组成,其输出送至环形脉冲发生器。2、环形脉冲发生器 环形脉冲发生器环形脉冲发生器的作用是产生一组有序的间隔相等或不等的脉冲序列,以便通过译码电路来产生最后所需的节拍脉冲。5.3 时序产生器和控制方式时序产生器和控制方式 http:/283、节拍脉冲和读/写时序的编码 假定在一个CPU周期中产生四个等间隔的
19、节拍脉冲T1T4,每个节拍脉冲的脉冲宽度均为200ns,因此一个CPU周期便是800ns,在下一个CPU周期中,它们又按固定的时间关系重复。4、启停控制逻辑 当运行触发器为“1”时,打开时序电路。当计算机启动时,一定要从第1个节拍脉冲前沿开始工作。当运行触发器“0”时,关闭时序产生器。停机时一定要在第4个节拍脉冲结束后关闭时序产生器。5.3 时序产生器和控制方式时序产生器和控制方式 http:/29三、控制方式 l 控制方式:即控制不同操作序列时序信号的方法。l 常用的有同步控制、异步控制、联合控制三种方式,其实质反映了时序信号的定时方式。1、同步控制方式 在任何情况下,已定的指令在执行时所需
20、的机器周期数和时钟周期数都固定不变。根据不同情况,同步控制方式可选取如下方案:(1)采用完全统一的机器周期执行各种不同的指令。(2)采用不定长机器周期。(3)中央控制与局部控制结合。5.3 时序产生器和控制方式时序产生器和控制方式 http:/302.异步控制方式每条指令、每个操作控制信号需要多少时间就占用多少时间。这种方式形成的操作控制序列没有固定的CPU周期数(节拍电位)或严格的时钟周期(节拍脉冲)与之同步。3.联合控制方式 为同步控制和异步控制相结合的方式。l 情况(1)大部分操作序列安排在固定的机器周期中,对某些时间难以确定的操作则以执行部件的“回答”信号作为本次操作的结束;l 情况(
展开阅读全文