第四章-CMOS数字集成电路课件.ppt

1、电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良1第四章第四章 CMOS数字集成电路单元数字集成电路单元 MOS集成电路具有集成度高、功集成电路具有集成度高、功耗低的特点，是当今大规模集成电路的耗低的特点，是当今大规模集成电路的主流产品，尤其是主流产品，尤其是CMOS集成电集成电路。路。电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良2基本知识提示：基本知识提示：NMOS PMOS 增强型增强型 耗尽型耗尽型 四端器件四端器件 MOS管的漏源电流管的漏源电流ID和栅源电压和栅源电压VGS、漏源电压漏源电压V

2、DS的关系？的关系？电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理TGSDSTGSDSVVV VVV 非饱和非饱和饱和饱和 V21V)VV(LWC)VV(LWC210I2DSDSTGSOXn2TGSOXnDNMOS截止截止饱和饱和非饱和非饱和基本知识提示：基本知识提示：NMOS PMOS 增强型增强型 耗尽型耗尽型 四端器件四端器件电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理 V21V)VV(LWC)VV(LWC210I2DSDSTGSOXn2TGSOXnDNMOS截止截止饱和饱和非饱和非饱和基本知识提示：基本知识提示：NMOS PMOS 增强型增强型 耗尽型耗尽

3、型 四端器件四端器件沟道长度调制效应沟道长度调制效应(短沟效应短沟效应):饱和区饱和区)V1()VV(LWC21IDS2TGSOXD L1 电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良54-1 MOS传输门传输门 MOS传输门就是通过控制传输门就是通过控制MOS管管的导通和截止来实现信号的传输。结的导通和截止来实现信号的传输。结构简单，控制灵活，是组成构简单，控制灵活，是组成MOS电路电路的基本单元之一。的基本单元之一。电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良6 思考题思考题1.NMOS传输门、

4、传输门、PMOS传输门、传输门、CMOS传输门各自的优缺点是什么？传输门各自的优缺点是什么？2.传输门的传输速度与哪些因素有关？传输门的传输速度与哪些因素有关？电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良74.1.1单沟传输门单沟传输门1.NMOS传输门传输门IOG“0”IOGG为为“1”电平时电平时 NMOS开启，传送信号开启，传送信号G为为“0”电平时电平时 NMOS管截止，不传送信号。管截止，不传送信号。O点电容通过饱和导通的点电容通过饱和导通的NMOS管放电，管放电，NMOS管逐渐管逐渐进入非饱和，放电加快，最进入非饱和，放电加快，最终终

5、O点达到与点达到与I点相同的点相同的“0”。(1)由由I向向O传送传送“0”时时(假设假设O初始为初始为“1”)电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良84.1.1 单沟传输门单沟传输门1.NMOS传输门传输门(续续)“1”IOG O点电容通过饱和导通的点电容通过饱和导通的NMOS管充电，当管充电，当O点电位上点电位上升到比升到比G点电位低一个点电位低一个VTn时，时，NMOS管截止。即最终管截止。即最终O点达点达到的到的“1”比比G点的点的“1”低一个低一个VTn。(2)由由I向向O传送传送“1”时时(假设假设O初始为初始为“0”)电子科学

6、与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良94.1.1 单沟传输门单沟传输门2.PMOS传输门传输门G为为“0”电平时电平时 PMOS开启，传送信号开启，传送信号G为为“1”电平时电平时 PMOS管截止，不传送信号。管截止，不传送信号。O点电容通过饱和导通的点电容通过饱和导通的PMOS管充电，管充电，PMOS管逐渐管逐渐进入非饱和，充电加快，最进入非饱和，充电加快，最终终O点达到与点达到与I点相同的点相同的“1”。(1)由由I向向O传送传送“1”时时(假设假设O初始为初始为“0”)IOG“1”IOG电子科学与技术电子科学与技术集成电路设计原理集成电路设

7、计原理2022-12-16 韩韩 良良104.1.1 单沟传输门单沟传输门2.PMOS传输门传输门(续续)O点电容通过饱和导通的点电容通过饱和导通的PMOS管放电，当管放电，当O点电位下降点电位下降到比到比G点电位高一个点电位高一个|VTp|时，时，PMOS管截止。即最终管截止。即最终O点达到点达到的的“0”比比G点的点的“0”高一个高一个|VTp|。(2)由由I向向O传送传送“0”时时(假设假设O初始为初始为“1”)“0”IOG电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良114.1.2 CMOS传输门传输门O点电容通过饱和导通的点电容通过饱和导

8、通的NMOS管和管和PMOS管放电，管放电，NMOS管逐管逐渐进入非饱和，渐进入非饱和，PMOS管逐渐截管逐渐截止，最终止，最终O达到与达到与I相同的相同的“0”。(1)由由I向向O传送传送“0”(O初始为初始为“1”)OIGGG为为“0”电平、电平、G为为“1”电平时电平时 NMOS、PMOS管都截止。管都截止。G为为“1”电平时、电平时、G为为“0”电平电平 NMOS、PMOS管都开启。管都开启。OIGG“0”电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良124.1.2 CMOS传输门传输门(续续)O点电容通过饱和导通的点电容通过饱和导通的NM

9、OS管和管和PMOS管充电，管充电，PMOS管逐渐进入非饱和，管逐渐进入非饱和，NMOS管逐渐截止，最终管逐渐截止，最终O达到与达到与I相同的相同的“1”。(2)由由I向向O传送传送“1”(O初始为初始为“0”)OIGG“1”电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良134.1.3 MOS传输门的传输门的速度速度GViVoGViVoGnViVoGp MOS传输门的传输速度与传输门的传输速度与节点电容、前级驱动能力、和自节点电容、前级驱动能力、和自身身MOS管的管的W/L有关。有关。对于自身来说，对于自身来说，W/L越大，越大，导通电阻越小，传输

10、速度越快。导通电阻越小，传输速度越快。对于单沟传输门来说，传送对于单沟传输门来说，传送“1”和和“0”的速度不同，而对于的速度不同，而对于CMOS传输门可以达到相同。传输门可以达到相同。电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良144.1.4 MOS传输门的特点传输门的特点1)NMOS传输门能可靠地快速传送传输门能可靠地快速传送“0”电平，电平，传送传送“1”电平时较慢，且有阈值损失；电平时较慢，且有阈值损失；2)PMOS传输门能可靠地快速传送传输门能可靠地快速传送“1”电平，电平，传送传送“0”电平时较慢，且有阈值损失；电平时较慢，且有阈值损

11、失；3)CMOS传输门能可靠地快速传送传输门能可靠地快速传送“1”电平和电平和“0”电平，但需要两种器件和两个控制信号电平，但需要两种器件和两个控制信号4)MOS传输门具有双向传输性能传输门具有双向传输性能电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良15作业作业(不交不交)1.NMOS传输门、传输门、PMOS传输门、传输门、CMOS传输门各自的优缺点是什么？传输门各自的优缺点是什么？电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良164-2静态静态MOS反相器反相器 MOS反相器特性的分析是反相器特性的

12、分析是MOS基基本逻辑门电路分析的重要基础。本逻辑门电路分析的重要基础。电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良17 思考题思考题1.各种各种MOS反相器的结构有何不同？各自反相器的结构有何不同？各自的优缺点是什么？的优缺点是什么？2.各种各种MOS反相器的输出高低电平是多少？反相器的输出高低电平是多少？分别受什么因素影响？分别受什么因素影响？3.什么叫有比电路？什么叫无比电路？什么叫有比电路？什么叫无比电路？4.各种各种MOS反相器的速度、功耗、噪声容反相器的速度、功耗、噪声容限分别受哪些因素影响？限分别受哪些因素影响？电子科学与技术电子科

13、学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良184.2.1 电阻负载电阻负载NMOS反相器反相器1.结构和工作原理结构和工作原理VOH=VDD(VDDVOH)/RL=0Vi为低电平为低电平VOL时，时，MI截止截止Vi为高电平为高电平VOH时，时，MI非饱和非饱和(VDDVOL)/RL=KI 2(VOH-VTI)VOL-VOL2 ViVoRLVDDMI VOL VDD 1+2KI RL(VOH VTI)其中其中:KI=WL()ox o2tox21 COXWL=电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良194.2.1

14、电阻负载电阻负载NMOS反相器反相器2.基本特性基本特性RL若小：若小：VOL高，高，功耗大，功耗大，tr小小;W/L若小若小(即即KI小小)：VOL高，功高，功耗小耗小,，tf大。大。ViVoRLVDDMNRL减小VILVIHVOHVOLVoVi0 VOL VDD 1+2KI RL(VOH VTI)0VitVDD0VotVDD电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良20ViVoRLVDDMN（1）VOH=VDD（2）VOL VDD 1+2KI RL(VOH VTI)有比有比（3）RL占较大面积或采用特殊工艺占较大面积或采用特殊工艺（4）上升

15、速度慢上升速度慢（5）噪声容限小噪声容限小（6）静态功耗大静态功耗大4.2.1 电阻负载电阻负载NMOS反相器反相器2.基本特性基本特性电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良21FRLVDDNMOSPDNIn1InNABnand2FRLVDDABF Fnor2RLVDDABFDECRLVDDaoi221ABFDCERLVDDoai324.2.1 电阻负载电阻负载NMOS反相器反相器3.门电路结构门电路结构PDN-pull down network电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良22

16、4.2.2 E/E饱和负载饱和负载NMOS反相器反相器1.结构和工作原理结构和工作原理ViVoVDDMLMIVOH=VDD VTL KL(VDD-VOH-VTL)2=0Vi为低电平为低电平VOL时时,MI截止截止,ML饱和饱和Vi为高电平为高电平VOH时时,MI非饱和非饱和,ML饱和饱和KL(VDD-VOL-VTL)2=KI2(VOH-VTI)VOL-VOL2其中：其中：R=KIKL=(W/L)I(W/L)LVOL (VDD VTL)22 R(VOH VTI)有比电路有比电路VO=？VO=VDD?电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良234

17、.2.2 E/E饱和负载饱和负载NMOS反相器反相器2.单元特点单元特点ViVoVDDMLMIVo Vi R减小(KI/KL)(1)VOH比电源电压比电源电压VDD低一个阈值电低一个阈值电压压Vt（有衬底偏（有衬底偏值效应）；值效应）；(3)ML和和MI的宽长比分别影响的宽长比分别影响tr和和tf。(4)上升过程由于负载管逐渐接近截止，上升过程由于负载管逐渐接近截止，tr较大。较大。(2)VOL与与 R有关，有关，为有比电路；为有比电路；0Vot电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良24ViVoVDDMLMI（1）VOH=VDD VTL 还

18、受衬偏影响还受衬偏影响（3）上升速度慢上升速度慢（负载管小且逐渐截止）（负载管小且逐渐截止）（4）噪声容限小噪声容限小（5）静态功耗大静态功耗大（2）VOL 有比有比(VDD VTL)22 R(VOH VTI)（6）器件少，面积小器件少，面积小4.2.2 E/E饱和负载饱和负载NMOS反相器反相器2.单元特点单元特点电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良25VDDMLFNMOSPDNIn1InNABFDECaoi221VDDMLABFDCEoai32VDDMLABF Fnor2VDDMLABnand2FVDDML4.2.2 E/E饱和负载饱

19、和负载NMOS反相器反相器3.门电路结构门电路结构电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良26ViVoVDDMLMIVGG VOH=VDD KL2(VGG-VOH-VTL)(VDD-VOH)-(VDD-VOH)2 =0VGG VDD+VTL Vi为为VOL时，时，MI截止，截止，ML非饱和非饱和VDDMLVGGFNMOSPDNIn1InN4.2.3 E/E非饱和负载非饱和负载NMOS反相器反相器1.结构和工作原理结构和工作原理电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良274.2.3 E/E非饱

20、和负载非饱和负载NMOS反相器反相器1.结构和工作原理结构和工作原理(续续)ViVoVDDMLMIVGGKI 2(VOH-VTI)VOL-VOL2 KL2(VGG-VOL-VTL)(VDD-VOL)-(VDD-VOL)2 =VOL VDD 22m R(VOH VTI)其中：其中：R=KIKL=(W/L)I(W/L)Lm=VDD2(VGG VTL)VDD0 m 1Vi为为VOH时，时，MI非饱和，非饱和，ML非饱和非饱和电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良284.2.3 E/E非饱和负载非饱和负载NMOS反相器反相器 2.单元特点单元特点V

21、iVoVDDMLMIVGGVoVi(KI/KL)R增大(1)双电源双电源(2)VOH=VDD(3)VOL与与 R有关，有关，为有比电路；为有比电路；(4)VGG越高，越高，tr越越小，但是小，但是VOL越大，越大，功耗越大。功耗越大。电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良29ViVoVDDMLMIVGG（1）双电源双电源（2）VOH=VDD（5）噪声容限小噪声容限小（6）静态功耗大静态功耗大（7）器件少，面积小器件少，面积小（3）有比有比VOL VDD 22m R(VOH VTI)（4）上升速度慢上升速度慢（负载管小）（负载管小）4.2.3

22、 E/E非饱和负载非饱和负载NMOS反相器反相器 2.单元特点单元特点电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良304.2.4自举负载自举负载NMOS反相器反相器1.结构和自举原理结构和自举原理初始状态：初始状态：Vi=VOH，Vo=VOL MB、ML饱和、饱和、MI非饱和非饱和VOL (VDD VTB VTL)22 R(VOH VTI)其中：其中：R=KIKL=(W/L)I(W/L)L有比电路有比电路VGL=VDD VTBViVoVDDMBMIMLCBVGLVDDMBMLCBVGLFNMOSPDNIn1InN电子科学与技术电子科学与技术集成电

23、路设计原理集成电路设计原理2022-12-16 韩韩 良良31自举过程：自举过程：Vi 变为变为VOL,MI截止截止,Vo上升，上升，VGL随随Vo上升上升(电容自举电容自举)，ViVoVDDMBMIMLCBVGLVGL=VDD VTBVGSL=VGL-VOLVOL上升，而电容两端电压不变上升，而电容两端电压不变当当VOL上升到上升到2VTB时，时，VGL上升上升到到VDD+VTB，ML非饱和。非饱和。4.2.4自举负载自举负载NMOS反相器反相器1.结构和自举原理结构和自举原理电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良32自举过程：自举过程：

24、MB截止，截止，ML逐渐由饱和进入逐渐由饱和进入 非饱和导通，上升速度加快。非饱和导通，上升速度加快。自举结果：自举结果：tr缩短，缩短，VOH可达到可达到VDD。ViVoVDDMBMIMLCBVGL4.2.4自举负载自举负载NMOS反相器反相器1.结构和自举原理结构和自举原理电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良33 自举电路中的漏电，自举电路中的漏电，会使自举电位会使自举电位VGL下降下降(尤尤其是低频其是低频)，最低可降到：，最低可降到：VGL=VDD VTB，因而因而ML变为饱和导通，输出变为饱和导通，输出VOH=VDD VTB V

25、TL为了提高输出高电平，加为了提高输出高电平，加入上拉元件入上拉元件MA(或或RA)。ViVoVDDMBMIMLCBVGLMA4.2.4自举负载自举负载NMOS反相器反相器2.漏电上拉漏电上拉电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良34（1）VOH=VDD VDD 2VT（3）速度快速度快（自举作用）（自举作用）（4）噪声容限小噪声容限小（5）功耗大功耗大（6）器件较多，还有电容器件较多，还有电容ViVoVDDMBMIMLCBVGL有比有比VOL (VDD VTB VTL)22 R(VOH VTI)（2）4.2.4自举负载自举负载NMOS反相

26、器反相器3.单元特点单元特点电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良354.2.5 E/D NMOS反相器反相器1.结构和工作原理结构和工作原理ViVoVDDMDMEVOH=VDD KD2(0-VTD)(VDD-VOH)-(VDD-VOH)2 =0Vi为为VOL时，时，ME截止，截止，MD非饱和非饱和MD 为为耗尽型器件耗尽型器件，VTD 0，电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良364.2.5 E/D NMOS反相器反相器1.结构和工作原理（续）结构和工作原理（续）ViVoVDDMDME

27、KE2(VOH-VTE)VOL-VOL2 KD(0-VTD)2 =VOL VTD 22 R(VOH VTE)其中：其中：R=KEKD=(W/L)E(W/L)D有比电路有比电路（近似于无比电路）（近似于无比电路）Vi为为VOH时，时，ME非饱和，非饱和，MD饱和饱和电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良374.2.5 E/D NMOS反相器反相器2.单元特点单元特点(1)VOH可达到电源电压可达到电源电压VDD(2)VOL与与 R有关，但是有关，但是VTD是是关键的因素，关键的因素，近似于无比电路，近似于无比电路，面积小面积小。(3)上升过程

28、由于负载管由饱和上升过程由于负载管由饱和逐渐进入非饱和，逐渐进入非饱和，tr缩短，缩短，速速度快度快。ViVoVDDMDME电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良38ViVoVDDMDME（1）VOH=VDD（3）速度快速度快（4）噪声容限小噪声容限小（5）静态功耗大静态功耗大（6）器件少，面积小器件少，面积小（2）近似无比近似无比VOL VTD 22 R(VOH VTE)4.2.5 E/D NMOS反相器反相器2.单元特点单元特点电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良39VDDMDFN

29、MOSPDNIn1InNABnand2FVDDMDABFDECaoi221VDDMDABFDCEoai32VDDMDABF Fnor2VDDMD4.2.5 E/D NMOS反相器反相器3.门电路结构门电路结构电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良404.2.6 CMOS反相器反相器1.结构和工作原理结构和工作原理ViVoVDDMPMNVi为为VOL时，时，MN截止，截止，MP非饱和非饱和-Kp 2(VOL-VDD-VTP)(VOH-VDD)(VOH-VDD)2=0VOH=VDD Vi为为VOH时，时，MN非饱和，非饱和，MP截止截止Kn2(

30、VOH-VTN)VOL-VOL2=0VOL=0 无比电路无比电路MP 为为PMOS,VTP 0电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良414.2.6 CMOS反相器反相器2.电压传输特性及器件工作状态表电压传输特性及器件工作状态表ViVoVDDMPMN截止截止非饱和非饱和VDD+VTPVi VDD饱和饱和非饱和非饱和VO+VTNVi VDD+VTP饱和饱和饱和饱和VO+VTP Vi VO+VTN 非饱和非饱和饱和饱和VTN ViVO+VTP 非饱和非饱和截止截止0 ViVT时时M1导通，但导通，但由于由于M2未导通，未导通，Vo仍为高电平，仍

31、为高电平，Vi-VFN=VT时，时，M2管开始导通，输出管开始导通，输出向低电平转折。向低电平转折。M3预截止。此时，预截止。此时，由于由于VFN=Vi-VT，因此因此M1处于处于处于处于饱和区的边缘。饱和区的边缘。电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良1724.7.5 施密特触发器施密特触发器 1.NMOS施密特触发器施密特触发器VDDViVo33113131312321)(,)()1()()()()()(LWkLWkVkkVkkVVVVVkkVVLWVVLWTDDiiDDTiiDDTi M4 M3M2M1FN 因此，可以通过改变因此，可

32、以通过改变M1，M3宽长比，宽长比，来改变输入由来改变输入由0向高变化时的转折电压。向高变化时的转折电压。电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良1734.7.5 施密特触发器施密特触发器 1.NMOS施密特触发器施密特触发器VDDViVo M4 M3M2M1FN 输入电压由高向低变化时，由输入电压由高向低变化时，由于此时输出于此时输出Vo为低电平，为低电平，M3截止，截止，当当Vi 低到某一值时，低到某一值时，M2 截止，输出截止，输出变为高电平。该值与变为高电平。该值与M1和和M4管的宽管的宽长比之比，以及长比之比，以及M2和和M4管的宽

33、长比管的宽长比之比有关。之比有关。电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良1744.7.5 施密特触发器施密特触发器 2.CMOS施密特触发器施密特触发器VILVIHVDD0VDDVOViVDDViVoVDD0VitVIHVILVo0tA 结构与特性结构与特性电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良1754.7.5 施密特触发器施密特触发器 2.CMOS施密特触发器施密特触发器VDDViVoVDDT6T1T2T3T4T5 如果没有如果没有T3和和T6，则，则T1,T2,T4,T5仅仅是一个反

34、相器，仅仅是一个反相器，无论输入信号无论输入信号Vi从高电平降低从高电平降低还是从低电平升高，转换电平还是从低电平升高，转换电平均在均在Vi=VDD附近。附近。21 接入接入T3和和T6以后情况就不同以后情况就不同了。了。当当Vi=0时，时，T1和和T2导通导通而而T4和和T5截至，此刻截至，此刻Vo为高电为高电平平(VDD)，它使，它使T3截至，截至，T6导导通。因此通。因此 T5的源极电位的源极电位B 工作原理工作原理电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良1764.7.5 施密特触发器施密特触发器 2.CMOS施密特触发器施密特触发器V

35、DDViVoVDDT6T1T2T3T4T5VS5较高，较高，VS5VDD-VTN。在在Vi逐渐升高的过程中，逐渐升高的过程中，当当Vi VTN以后，以后，T4导通。但由导通。但由于于VS5很高，即使很高，即使Vi VDD，T5仍不会导通。当仍不会导通。当Vi继续升高，继续升高，直到直到T1和和T2的栅源电压的栅源电压|VGS1|和和|VGS2|减小到减小到T1和和T2趋于截止时，趋于截止时，T1和和T2的内组开始急剧增大，的内组开始急剧增大，从而使从而使Vo和和VS5开始下降，最终开始下降，最终达到达到Vi-VS5 VTN，21B 工作原理工作原理电子科学与技术电子科学与技术集成电路设计原理集

36、成电路设计原理2022-12-16 韩韩 良良1774.7.5 施密特触发器施密特触发器 2.CMOS施密特触发器施密特触发器VDDViVoVDDT6T1T2T3T4T5于是于是T5开始导通并引起如下的开始导通并引起如下的正反馈过程。正反馈过程。Vo VS5 VGS5 RON5 因此，在因此，在VDDVTN+|VTP|的条的条件下，件下，Vi上升过程的转换电平上升过程的转换电平要比要比 VDD高得多。高得多。21B 工作原理工作原理电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良1784.7.5 施密特触发器施密特触发器 2.CMOS施密特触发器施密

37、特触发器VDDViVoVDDT6T1T2T3T4T5 当当Vi=1时，时，T2和和T1截止，截止，而而T4和和T5导通，此刻导通，此刻Vo为低为低电平电平(0)，它使，它使T6截至，截至，T3导通。因此导通。因此 T2的源极电位的源极电位VS2较低。较低。在在Vi逐渐降低的过程中，逐渐降低的过程中，当当VDD-Vi|VTP|以后，以后，T1导导通。但由于通。但由于VS2很低，即使很低，即使Vi|VTP|，于是，于是T2开始开始导通并形成如下正反馈。导通并形成如下正反馈。Vo VS2|VGS2|RON2 因此，因此，Vi下降过程的转换下降过程的转换电平要比电平要比 VDD低得多。低得多。21B

38、工作原理工作原理电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良180分析：同相施密特触发器分析：同相施密特触发器 VDDiVoVVxVDDM1M2M3M4ViT1T2T3T4T5T6电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良181同相施密特触发器同相施密特触发器 (1)Vi由由0向向VDD转换转换VDDiVoVVxVDDM1M2M3M4转折电压转折电压V+由由K2/(K1+K3)决定，决定，高于高于K2/K1决定的决定的V*转折后，转折后，Vo上升使上升使M3截止，截止，M4导通，因而使导通，因而使

39、Vo 更迅速上更迅速上升到升到VDD。初始初始：Vi=Vo=0，Vx=1M1和和M3导通导通，M2和和M4截止截止相当于相当于Vi作用于作用于M1和和M3并联并联与与M2构成的反相器输入端构成的反相器输入端电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良182同相施密特触发器同相施密特触发器 (2)Vi由由 VDD向向0转换转换VDDiVoVVxVDDM1M2M3M4转折电压转折电压V-由由(K2+K4)/K1决定，决定，低于低于K2/K1决定的决定的V*转折后，转折后，Vo下降使下降使M3导通导通M4截止，因而使截止，因而使Vo 更迅速下降更迅速下

40、降到到0。初始初始：Vi=Vo=1，Vx=0M2和和M4导通导通，M1和和M3截止截止相当于相当于Vi作用于作用于M2和和M4并联并联与与M1构成的反相器输入端构成的反相器输入端电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良183同相施密特触发器同相施密特触发器 (3)电压传输特性电压传输特性 VDDiVoVVxVDDM1M2M3M40 iVoVVDDVDDV+V-通过合理设计器件尺寸，可以得通过合理设计器件尺寸，可以得到所需要的到所需要的转折电压转折电压V-和和V+。而。而且转换速度快，波形陡直。且转换速度快，波形陡直。电子科学与技术电子科学与技

41、术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良1844.8 加法器电路加法器电路 电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良1854.8.1 全加器和半加器全加器和半加器(1)标准标准CMOS组合逻辑全加器组合逻辑全加器Ci=AB+BC+AC=AB+C(A+B)Si=ABC+ABC+ABC+ABC=ABC+(A+B+C)CiABCCiCiSiCiCiSiVDDVDDVDDABABCABCABVDDABCABCCBAABCCi和和Si速度相当速度相当均用反相器输出均用反相器输出电子科学与技术电子科学与技术集成电路设计原理集成电

42、路设计原理2022-12-16 韩韩 良良1864.8.1全加器和半加器全加器和半加器(2)镜像镜像全加器全加器优化优化(1)全加器，使全加器，使NMOS下拉网络和下拉网络和PMOS上拉网上拉网络完全对称，减少了络完全对称，减少了MOS管串联数，提高了速度。管串联数，提高了速度。CiCiSiVDDVDDVDDABABCABCABVDDABCABCCBAABCACiCiSiVDDVDDVDDBABCABCBVDDABCABCCBAABC电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良1874.8.1全加器和半加器全加器和半加器(3)传输门结构全加器单元

43、传输门结构全加器单元1Ci=(A B)C+(A B)A Si=(A B)C+(A B)CBABA BA SumCarryCabcdefghabc 适当调适当调整传输门控整传输门控制信号可以制信号可以采用反相器采用反相器输出，以便输出，以便调整驱动能调整驱动能力。力。电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良1884.8.1全加器和半加器全加器和半加器(3)传输门结构全加器单元传输门结构全加器单元2Ci=(A B)C+(A B)A Si=(A B)C+(A B)CBABA BA SumCarryCabcdefghabcde电子科学与技术电子科学与

44、技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良1894.8.1全加器和半加器全加器和半加器(4)全加器的反相特性全加器的反相特性 全加器的所有输入反相，则它的全加器的所有输入反相，则它的“进位进位”输出输出和和“和和”输出也都反相，称之为加法器的反相特性输出也都反相，称之为加法器的反相特性。Carry(A,B,C)=Carry(A,B,C)Sum(A,B,C)=Sum(A,B,C)电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良1904.8.1全加器和半加器全加器和半加器(5)半加器半加器S=AB+AB=(A+B)AB C=AB

45、=ABA BSC 一位全加器如果没有初始进位输入一位全加器如果没有初始进位输入Ci，则称为一，则称为一位半加器。位半加器。电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良1914.8.2逐位进位（串行进位）加法器逐位进位（串行进位）加法器(1)基本结构基本结构 最终进位信号产生速度慢，因此适用最终进位信号产生速度慢，因此适用于位数不多、速度要求不高的加法运算。于位数不多、速度要求不高的加法运算。A0B0A1B1A2B2A3B3A4B4A5B5S0S1S2S3S4S5C-1C0C1C2C3C4C5全加器全加器全加器全加器全加器全加器全加器全加器全加器全

46、加器全加器全加器电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良1924.8.2逐位进位（串行进位）加法器逐位进位（串行进位）加法器(2)提高速度措施提高速度措施 合理设计器件尺寸合理设计器件尺寸合理设计电路结构（例如进位输入靠近输出）合理设计电路结构（例如进位输入靠近输出）利用全加器的反相特性，省去进位反相器利用全加器的反相特性，省去进位反相器A0B0A1B1A2B2A3B3A4B4A5B5S0S1S2S3S4S5C-1C0C1C2C3C4C5ACiCiSiVDDVDDVDDBABCABCBVDDABCABCCBAABC电子科学与技术电子科学与技术

47、集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良193 CI A B S CO 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 14.8.3超前进位加法器（超前进位加法器（先行进位先行进位）(1)原理原理电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良1944.8.3超前进位加法器（超前进位加法器（先行进位先行进位）(1)原理原理令：令：Gk=AkBk Pk=Ak+Bk则：则：Ck=AkBk+(Ak+Bk)Ck-1=Gk+Pk

48、Ck-1 因而有：因而有：Ck=Gk+Pk(Gk-1+Pk-1Ck-2)=Gk+PkGk-1+PkPk-1Ck-2 =Gk+PkGk-1+PkPk-1Gk-2+PkPk-1Pk-2Ck-3 =(只与原始数据只与原始数据A、B、C有关有关)由此可见，任何一位的进位输出只与原始输由此可见，任何一位的进位输出只与原始输入信号有关，无论位数增加多少，各位进位生入信号有关，无论位数增加多少，各位进位生成逻辑级数相同，几乎同时产生，速度快。成逻辑级数相同，几乎同时产生，速度快。电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良1954.8.3超前进位加法器（超前进

49、位加法器（先行进位先行进位）(2)图示图示电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良1964.8.3超前进位加法器（超前进位加法器（先行进位先行进位）(3)串并结合串并结合 位数过多时，随着位的增高器件明显增加，位数过多时，随着位的增高器件明显增加，较高位的进位信号产生速度也会受到影响。因此，较高位的进位信号产生速度也会受到影响。因此，为数较多时通常采用串并结合方式。为数较多时通常采用串并结合方式。4位超前进位 加法器0C4C 8C 41 AA 1Sum 2Sum 3Sum 4Sum 5Sum 6Sum 7Sum 8Sum 41BB 85 AA

50、 85BB 12C 16C 129 AA 9Sum 10Sum 11Sum 12Sum 13Sum 14Sum 15Sum 16Sum 129BB 1613 AA 1613BB 4位超前进位 加法器4位超前进位 加法器4位超前进位 加法器电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良1974.8.4进位选择加法器进位选择加法器(1)位数均匀分组结构位数均匀分组结构 电子科学与技术电子科学与技术集成电路设计原理集成电路设计原理2022-12-16 韩韩 良良1984.8.4进位选择加法器进位选择加法器(2)位数递增分组结构位数递增分组结构 电子科学与