第八章-CMOS时序逻辑电路课件.ppt
- 【下载声明】
1. 本站全部试题类文档,若标题没写含答案,则无答案;标题注明含答案的文档,主观题也可能无答案。请谨慎下单,一旦售出,不予退换。
2. 本站全部PPT文档均不含视频和音频,PPT中出现的音频或视频标识(或文字)仅表示流程,实际无音频或视频文件。请谨慎下单,一旦售出,不予退换。
3. 本页资料《第八章-CMOS时序逻辑电路课件.ppt》由用户(晟晟文业)主动上传,其收益全归该用户。163文库仅提供信息存储空间,仅对该用户上传内容的表现方式做保护处理,对上传内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(点击联系客服),我们立即给予删除!
4. 请根据预览情况,自愿下载本文。本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
5. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007及以上版本和PDF阅读器,压缩文件请下载最新的WinRAR软件解压。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 第八 CMOS 时序 逻辑电路 课件
- 资源描述:
-
1、1 1 1Department of Microelectronics,PKUDepartment of Microelectronics,PKU,Xiaoyan LiuXiaoyan Liu第八章第八章 CMOS时序逻辑电路时序逻辑电路第一节第一节 基本的双稳存储单元基本的双稳存储单元第二节第二节 锁存器和触发器锁存器和触发器第三节第三节 动态时序电路动态时序电路第四节第四节 移位寄存器移位寄存器实现存储的两种方式:实现存储的两种方式:1、存在电容上、存在电容上(动态)(动态)只能短时存储(毫秒量级)只能短时存储(毫秒量级)需要刷新需要刷新快速、简单、低功耗快速、简单、低功耗2、利用正反馈、
2、利用正反馈只要不断电则始终存储只要不断电则始终存储利用了正反馈,能够再生利用了正反馈,能够再生常用于较少变化的场合,常用于较少变化的场合,一般是时钟控制一般是时钟控制CombinationalLogicclockOutputsStateRegistersNextStateCurrentStateInputsT(clock period)第一节第一节 基本的双稳存储单元基本的双稳存储单元3 3 3Department of Microelectronics,PKUDepartment of Microelectronics,PKU,Xiaoyan LiuXiaoyan Liu双稳电路双稳电路应用
3、最广泛应用最广泛的时序电路的时序电路单稳电路单稳电路非稳电路非稳电路最简单的是最简单的是环形振荡器环形振荡器4 4 4Department of Microelectronics,PKUDepartment of Microelectronics,PKU,Xiaoyan LiuXiaoyan Liu基本的双稳存储单元基本的双稳存储单元 两个反相器的输入两个反相器的输入输出交叉耦合构成具有输出交叉耦合构成具有存储功能的双稳态电路存储功能的双稳态电路只有两个稳定状态,表示存只有两个稳定状态,表示存0和存和存1但这种单元无法实现状态控但这种单元无法实现状态控制,不实用制,不实用5 5 5Depart
4、ment of Microelectronics,PKUDepartment of Microelectronics,PKU,Xiaoyan LiuXiaoyan Liu第二节第二节 锁存器和触发器锁存器和触发器锁存器在时钟等的控制下进行采样和保持,透明的锁存器在时钟等的控制下进行采样和保持,透明的 透明模式,当时钟为高透明模式,当时钟为高/低时,把输入信号传递到输出低时,把输入信号传递到输出Q,电位敏,电位敏感型电路感型电路触发器触发器(边缘触发边缘触发)在时钟变化沿控制下改变状态,不透明的,采在时钟变化沿控制下改变状态,不透明的,采样输入和改变输出是分离的样输入和改变输出是分离的 边缘敏感
5、电路,在时钟变化时对输入采样边缘敏感电路,在时钟变化时对输入采样 正沿触发正沿触发:0 1 负沿触发负沿触发:1 0 一般采用锁存电路构成一般采用锁存电路构成(e.g.,主从触发器主从触发器)Latch-up Flip Flop(FF)6 6 6Department of Microelectronics,PKUDepartment of Microelectronics,PKU,Xiaoyan LiuXiaoyan Liu锁存器和触发器的对比锁存器和触发器的对比7 7 7Department of Microelectronics,PKUDepartment of Microelectron
6、ics,PKU,Xiaoyan LiuXiaoyan LiuNOR SR锁存器锁存器Q为正码输出端为正码输出端Q为反码输出端为反码输出端S为置位端为置位端R为复位端为复位端QRSQQSRQ,R、S不能同时为不能同时为18 8 8Department of Microelectronics,PKUDepartment of Microelectronics,PKU,Xiaoyan LiuXiaoyan LiuNAND SR锁存器锁存器R、S不能同时为不能同时为09 9 9Department of Microelectronics,PKUDepartment of Microelectronic
7、s,PKU,Xiaoyan LiuXiaoyan Liu时钟控制的时钟控制的NOR SR锁存器锁存器时钟为高时,时钟为高时,S、R信号有效信号有效时钟为低时锁存原状态,时钟为低时锁存原状态,S、R信信号无效号无效101010Department of Microelectronics,PKUDepartment of Microelectronics,PKU,Xiaoyan LiuXiaoyan Liu时钟控制的时钟控制的 CMOS JK LatchCK为低,锁存原状态,为低,锁存原状态,J、K没有控制没有控制作用,作用,CK为高为高J、K控制端有效控制端有效JK控制端消除了控制端消除了RS控
8、制中的不定(禁控制中的不定(禁止态)止态)JK0时锁存时锁存JK0时锁存时锁存J1,K0 置位;置位;J0,K1 复位复位J=K=1,状态翻转状态翻转111111Department of Microelectronics,PKUDepartment of Microelectronics,PKU,Xiaoyan LiuXiaoyan Liu时钟控制的时钟控制的 CMOS D LatchS=R=Dclock数据通过数据通过数据保持数据保持121212Department of Microelectronics,PKUDepartment of Microelectronics,PKU,Xiao
9、yan LiuXiaoyan Liu时钟控制的时钟控制的 CMOS D Latch131313Department of Microelectronics,PKUDepartment of Microelectronics,PKU,Xiaoyan LiuXiaoyan Liu触发器触发器 FF触发器触发器(边缘触发边缘触发)在时钟变化沿控制下改变状态,不透明的,采样输在时钟变化沿控制下改变状态,不透明的,采样输入和改变输出是分离的。采用主从结构可以实现输入、输出分离。入和改变输出是分离的。采用主从结构可以实现输入、输出分离。SSRRQQ主触发器从触发器ck可以避免在可以避免在CK为高的有效期间
10、,为高的有效期间,控制端控制端S、R因状态多次变化而因状态多次变化而出现的不必要的状态翻转出现的不必要的状态翻转141414Department of Microelectronics,PKUDepartment of Microelectronics,PKU,Xiaoyan LiuXiaoyan Liu采用静态存储和动态存储采用静态存储和动态存储相结合构成相结合构成 准静态主从触准静态主从触发器电路发器电路SRQQck151515Department of Microelectronics,PKUDepartment of Microelectronics,PKU,Xiaoyan LiuXi
11、aoyan LiuDQckckckckckckckckD触发器触发器SDRQQDDckckckckckckckck有直接置位(有直接置位(SD)和直接复位()和直接复位(RD)端的)端的D触发器触发器161616Department of Microelectronics,PKUDepartment of Microelectronics,PKU,Xiaoyan LiuXiaoyan LiuSDDRDckckckckckckckTG1234TGTGTGVVDDDDckQQ171717Department of Microelectronics,PKUDepartment of Microele
12、ctronics,PKU,Xiaoyan LiuXiaoyan Liu D触发器基础上构成的触发器基础上构成的T触发器触发器QQTckckckckckckckckQTTQQTQTDT=0时保持时保持T1时翻转时翻转181818Department of Microelectronics,PKUDepartment of Microelectronics,PKU,Xiaoyan LiuXiaoyan LiuclockInOutdatastableoutputstableoutputstabletimetimetimetsutholdtc-q触发器的时序要求触发器的时序要求T tc-q+tplog
13、ic+tsutsu数据建立时间,数据建立时间,thold数据保持时间数据保持时间191919Department of Microelectronics,PKUDepartment of Microelectronics,PKU,Xiaoyan LiuXiaoyan Liu非理想两相时钟的问题非理想两相时钟的问题!clkclkIdeal clocks!clkclk非理想时钟,一般称非理想时钟,一般称为时钟歪斜为时钟歪斜clock skew1-1 overlap0-0 overlapDclkX!clk!Q!clkQclkBAP1P2P3P4I1I2I3I4竞争、紊乱竞争、紊乱 clk 和和!cl
14、k 同时为高同时为高(1-1 overlap)D 和和Q 间瞬时导通,间瞬时导通,引起竞争;而且引起竞争;而且B和和D同时驱动同时驱动Aclk 和和!clk 同时为低时同时为低时(0-0 overlap),信号需要动态存储,信号需要动态存储212121Department of Microelectronics,PKUDepartment of Microelectronics,PKU,Xiaoyan LiuXiaoyan Liu第三节第三节 动态时序电路动态时序电路实现存储的两种方式:实现存储的两种方式:1、存在电容上、存在电容上(动态)(动态)只能短时存储(毫秒量级)只能短时存储(毫秒量级
15、)需要刷新需要刷新快速、简单、低功耗快速、简单、低功耗2、利用正反馈、利用正反馈只要不断电则始终存储只要不断电则始终存储利用了正反馈,能够再生利用了正反馈,能够再生常用于较少变化的场合,常用于较少变化的场合,一般是时钟控制一般是时钟控制CombinationalLogicclockOutputsStateRegistersNextStateCurrentStateInputsT(clock period)222222Department of Microelectronics,PKUDepartment of Microelectronics,PKU,Xiaoyan LiuXiaoyan Li
展开阅读全文