第二三章集成电路中的元器件课件.ppt

1、第二节第二节 集成电路中的二极管、集成电路中的二极管、双极型晶体管、双极型晶体管、MOSFETMOSFET第一节第一节 集成电路中的电容、集成电路中的电容、电阻和电感电阻和电感一一.电容（电容（CapacitorCapacitor）参数：参数：a.a.电容密度电容密度b.b.温度系数温度系数c.c.电压系数电压系数d.d.绝对精度绝对精度e.e.相对精度相对精度几种常见电容：几种常见电容：1.PN1.PN结电容结电容正偏正偏(扩散电容扩散电容,势垒电容势垒电容)，反偏，反偏势垒电容势垒电容。2.MOS2.MOS电容电容通常几通常几fF/umfF/um2 2 3.PIP3.PIP电容电容Poly

2、 Insulator PolyPoly Insulator Poly。4.MIM4.MIM电容电容Metal Insulator MetalMetal Insulator Metal。5.5.寄生电容寄生电容（MIMMIM电容优于电容优于PIPPIP电容）电容）MOS工艺中的PN结电容 不同类型的MOS电容从从65纳米到纳米到45纳米纳米 必须找到新的必须找到新的high-K材料材料 在45纳米以前,使用的二氧化硅做为制造晶体管栅介质的材料,通过压缩其厚度以维持栅级的电容进而持续改善晶体管效能。在65纳米制程工艺下，Intel公司已经将晶体管二氧化硅栅介质的厚度压缩至与五层原子的厚度相当。65

3、纳米已经达到了这种传统材料的极限纳米已经达到了这种传统材料的极限。寄生电容 寄生电容是在集成电路内部，由于ILD(Inter Layer Dielectrics，层间电介质)的存在，导线之间就不可避免地存在电容，称之为寄生电容（分布电容）。随着工艺制程的提高，单位面积里的导线越来越多，连线间的间距变小，连线间的耦合电容变得显著，寄生电容产生的串绕和延时增加等一系列问题更加突出。寄生电容不仅影响芯片的速度，也对工作可靠性构成严重威胁。二二.电阻（电阻（ResistorResistor）参数：参数：a.a.方块电阻方块电阻R R口口b.b.温度系数温度系数d.d.绝对精度绝对精度e.e.相对精度相

4、对精度R R口口 ：方块电阻，取决于工艺参数：方块电阻，取决于工艺参数 。c.c.电压系数电压系数阱电阻阱电阻LLRW dd W d：方块电阻：方块电阻R R口口LW：可控参数：可控参数（一）几种常见电阻（一）几种常见电阻1.1.阱电阻阱电阻2.Poly2.Poly电阻电阻4.4.寄生电阻寄生电阻5.5.开关电容模拟电阻开关电容模拟电阻6.MOS6.MOS有源电阻有源电阻3.N+3.N+、P+P+扩散电阻扩散电阻不同材料的方块电阻不同材料的方块电阻 (针对0.25umCMOS工艺)材料 方块电阻(/)n+、p+扩散层 50150 n+、p+扩散层（有硅化物）35 N阱 1000 1500 多晶

5、硅（PolyPoly电阻）电阻）150200 多晶硅（有硅化物）45 金属 0.050.1由于集成电路的尺寸愈来愈小、电路愈来愈密，同时工作频率愈来愈快，芯片内电路的寄生电阻效应和寄生电容效应也就愈来愈严重，进而使频率无法再提升，这种情况称之为阻容延迟（又叫阻容迟滞，RC延时,RC Delay），RC延时不仅阻碍频率成长，同时也会增加电路的无用功的功耗。寄生电阻的问题来自于线路本身的电阻性，如果可以用电阻值更低的材质，寄生电阻的问题就可以缓解。目前集成电路业界已经采用铜互联技术来代替铝互连技术，由于铜比铝有更好的导电率，电阻较低，单纯采用铜来代替铝作为互联材料可以降低RC 大约40%。5.5.

6、开关电容模拟电阻开关电容模拟电阻121U2U一个周期内传递的电荷：一个周期内传递的电荷：112QCVC(UU)所以：所以：112C(UU)QITT等效电阻：等效电阻：eq11T1RCC f时间常数：时间常数：1TRCCC例：例：特点：特点：1.1.电阻可以做的很大。电阻可以做的很大。2.RC2.RC时间常数很精确。时间常数很精确。f=100KHzf=100KHz，C=1pfC=1pf，R Reqeq=?=?=7312110100 1010 6.MOS有源电阻有源电阻用用MOS管做电阻管做电阻三三.电感（电感（InductanceInductance）(一一)无源电感无源电感(RF CMOS)(

7、RF CMOS)特点：特点：（1 1）电感量小，）电感量小，nHnH量级。量级。（2 2）Q Q值有限，通常值有限，通常1010左右。左右。(二二)有源等效电感有源等效电感运放实现的有源等效电感运放实现的有源等效电感(1)(1)运放为理想，增益运放为理想，增益A A无穷大，输入电流为无穷大，输入电流为0 01121I RIsC211II R sC2334I RI R3324RIIR可得可得33114RIR sCIR135VI R因为因为13511i14R R R CsVVRIIR所以所以因为因为iRsL13514R R R CLR可得等效电感可得等效电感(2)(2)运放实现的有源等效电感运放实

8、现的有源等效电感111122VI R(II)R运放为理想，增益运放为理想，增益A A无穷大，输入电流为无穷大，输入电流为0 01121I RISC211ISCI R1111112VI R(ISCI R)R112121VRRSCR RI1212R R CQRR(1)(1)(2)(2)由（由（2 2）代入（代入（1 1）可得可得所以所以电感的电感的Q Q值：值：一一.双极型晶体管双极型晶体管NPNNPNPNPPNPP P衬底衬底 N N 外延双极工艺外延双极工艺在n阱CMOS工艺中的pnp二二.MOSFET.MOSFETMOSFETMOSFETN N沟沟P P沟沟N N型增强型增强N N型耗尽型耗

9、尽P P型增强型增强P P型耗尽型耗尽N N沟沟P P沟沟N N型增强型增强N N型耗尽型耗尽P P型增强型增强P P型耗尽型耗尽表示方法表示方法以上是三端器件；集成电路中用通常是四端器件！以上是三端器件；集成电路中用通常是四端器件！NMOS结构结构 的立体结构的立体结构PMOS管结构建立方法：建立方法：1.1.以器件的结构和工作原理为依据。以器件的结构和工作原理为依据。2.2.把器件当成把器件当成“黑盒子黑盒子”而从其端而从其端口出发建立模型特性。口出发建立模型特性。1.1.直流模型直流模型大信号范围内适合，也叫大大信号范围内适合，也叫大 信号模型。信号模型。2.2.低频小信号模型低频小信号

10、模型小信号时小信号时适合适合。3.3.高频模型高频模型加上各种寄生元件而生成。加上各种寄生元件而生成。4.4.噪声模型。噪声模型。分类：分类：一一.二极管模型二极管模型(1)DtVnVDSII e饱和电流饱和电流SSIJ A面积因子面积因子A二二.双极晶体管模型双极晶体管模型直流模型直流模型(1)BEVkTCSII eSI晶体管传输饱和电流晶体管传输饱和电流交流小信号模型交流小信号模型（考虑各种电容的影响）（考虑各种电容的影响）三三.MOSFET模型模型 SPICE ModelLEVEL=1 Shichman-Hodges(SH方程方程)modelLEVEL=2 考虑了二阶效应考虑了二阶效应L

11、EVEL=3 半经验模型半经验模型LEVEL=4 短沟道模型（短沟道模型（BSIM3)LEVEL1(LEVEL1(以以NMOSNMOS为例为例)1.1.直流大信号模型直流大信号模型 （开启电压）开启电压）1()(1)2DGSTDSDSDSWIkVVV VVLGSTVVD SG STVVV（，）21()(1)2DGSTDSWIkVVVLGSTVV（，）D SG STVVV0DI GSTVVTV0(22)TTFBSFVVV（）其中其中2.2.交流模型交流模型 GSCGDCBGC1BSC1BDCL L为沟道长度为沟道长度LL为有效长度为有效长度L L0 0栅对源、漏栅对源、漏 覆盖长度覆盖长度欧姆区

12、：欧姆区：GSOX0OX1CCWLWLC2GDOX0OX1CC WLWLC2BSBS1BC11CCC2GBC0BDBD1BC11CCC2BC1C沟道中的沟道中的n n型反型层与衬底之间的电容型反型层与衬底之间的电容 饱和区：饱和区：GSOX0OXGDOX0BSBS1BC1BDBD1BG2CC WLWLC3CC WL2CCC3CCC03.3.交流小信号模型交流小信号模型 (低频、高频低频、高频)截止区：截止区：欧姆区：欧姆区：小信号时通常不工作在欧姆区。小信号时通常不工作在欧姆区。饱和区：饱和区：DI02DGSTDS1WIK(VV)(1V)2LTT0BSVV(V)强反型所需的栅压强反型所需的栅压

13、 体阈值参数体阈值参数 MOS和双极型器件性能比较跨导 对MOS器件,TGSDGSDVVIVI2gm1mm5.0g,1,5,1则VVVVmAITGSDqTIVICBEC/kgm若Ic=1mA,室温下kT/q=0.026V,则-1m38 mg对双极器件,可以画出低频小信号等效电路可以画出低频小信号等效电路加上电容可以得到高频小信号等效电路加上电容可以得到高频小信号等效电路4.MOS4.MOS管的亚阈值区特性管的亚阈值区特性 0GSTtDVVVII e02nDtWIC VL应用应用：（：（1 1）低功耗时）低功耗时 （2 2）利用指数关系）利用指数关系 （3 3）低速电路）低速电路三三.MOS.M

14、OS工艺中两个重要问题工艺中两个重要问题a a）ESDESD（Electro-Static-DischargeElectro-Static-Discharge）b b）Latch-up effectLatch-up effecta a）集成电路中管脚的静电保护电路）集成电路中管脚的静电保护电路b b）闩锁效应）闩锁效应 闩锁效应是由闩锁效应是由NMOSNMOS的有源区、的有源区、P P衬底、衬底、N N阱、阱、PMOSPMOS的有源区构成的的有源区构成的n-p-n-pn-p-n-p结构产结构产生的，当其中一个三极管正偏时，就会构生的，当其中一个三极管正偏时，就会构成正反馈形成闩锁。成正反馈形成闩锁。为避免以上情形出现：为避免以上情形出现：1.1.器件放置远。器件放置远。2.2.采用深采用深wellwell。3.3.加保护环。加保护环。4.4.阱和衬底浓度高，加大基区复合。阱和衬底浓度高，加大基区复合。5.Silicon on Insulator(SOI)5.Silicon on Insulator(SOI)/Silicon/Silicon on Sapphire(SOS)on Sapphire(SOS)工艺。工艺。精品课件精品课件！精品课件精品课件！SOI(Silicon-On-Insulator:绝缘衬底上的硅)技术