第4章-数字电路系统设计课件.ppt

1、第第4 4章章 数字电路系统设计数字电路系统设计第第4 4章章 数字电路系统设计数字电路系统设计第第4 4章章 数字电路系统设计数字电路系统设计第第4 4章章 数字电路系统设计数字电路系统设计v4.1 4.1 数字电路系统设计概述数字电路系统设计概述 v4.2 4.2 常用中规模数字逻辑电路的应用常用中规模数字逻辑电路的应用 v4.3 4.3 锁相环及频率合成器的应用锁相环及频率合成器的应用 v4.4 4.4 常用大规模数字芯片常用大规模数字芯片 第第4 4章章 数字电路系统设计数字电路系统设计4.1 4.1 数字电路系统设计概述数字电路系统设计概述 v本节主要介绍数字电路系统设计的两个本节主

2、要介绍数字电路系统设计的两个基本问题：基本问题：数字电路系统的设计方法数字电路系统的设计方法数字电路系统的设计步骤。数字电路系统的设计步骤。第第4 4章章 数字电路系统设计数字电路系统设计4.1.1 4.1.1 数字电路系统的结构数字电路系统的结构v 如图如图4.1.14.1.1所示，数字电路系统所示，数字电路系统主要由的信息处理电路和控制电主要由的信息处理电路和控制电路两部分组成。路两部分组成。图中，输入信号可以是模拟量，图中，输入信号可以是模拟量，如电压信号、电流信号等，也可如电压信号、电流信号等，也可以是数字量，如开关量等；以是数字量，如开关量等；输出信号可以是模拟量，如电压输出信号可以

3、是模拟量，如电压信号、电流信号等，也可以是数信号、电流信号等，也可以是数字量，如显示数据等；字量，如显示数据等；信息处理电路如信号变换电路，如模数变换电路、数模变换电路、运算电路、信息处理电路如信号变换电路，如模数变换电路、数模变换电路、运算电路、驱动电路等；驱动电路等；状态信号是信息处理电路工作情况的反映，如忙状态指示等；状态信号是信息处理电路工作情况的反映，如忙状态指示等；控制信号由控制电路根据外部信号的要求或状态信号的情况向信息处理电路控制信号由控制电路根据外部信号的要求或状态信号的情况向信息处理电路发出的控制命令，如量程自动转换命令等；发出的控制命令，如量程自动转换命令等；外部控制信号

4、如人机界面中的控制命令的输入等。外部控制信号如人机界面中的控制命令的输入等。第第4 4章章 数字电路系统设计数字电路系统设计数字电路系统的结构数字电路系统的结构v 总的来说，数字电路系统通常是指能完成比较复杂功总的来说，数字电路系统通常是指能完成比较复杂功能的若干数字电路的集合。它的规模差异很大，大的能的若干数字电路的集合。它的规模差异很大，大的数字电路系统可以是数字电路系统可以是以每秒几十万亿次的超级计算机以每秒几十万亿次的超级计算机，小的数字电路系统可以是只能完成一个简单功能的流小的数字电路系统可以是只能完成一个简单功能的流水灯。水灯。v 归纳起来，一般情况下，它们都可由图归纳起来，一般情

5、况下，它们都可由图4.1.14.1.1中的信息中的信息处理电路和控制电路两部分构成。其中信息处理电路处理电路和控制电路两部分构成。其中信息处理电路主要完成对输入信息的采集、调理、传输和处理等工主要完成对输入信息的采集、调理、传输和处理等工作，从而输出其它电路所需的输出信息；控制电路主作，从而输出其它电路所需的输出信息；控制电路主要完成协调和管理各信息处理单元电路的工作，根据要完成协调和管理各信息处理单元电路的工作，根据不同的状态信号和外部控制信号发出相应的控制信号不同的状态信号和外部控制信号发出相应的控制信号使各部分电路协调一致地完成系统规定的任务。使各部分电路协调一致地完成系统规定的任务。第

6、第4 4章章 数字电路系统设计数字电路系统设计4.1.2 4.1.2 数字电路系统的设计步骤数字电路系统的设计步骤 v一般来说，数字电路系统无论其规模的一般来说，数字电路系统无论其规模的大小，其设计步骤大体上是一致的。主大小，其设计步骤大体上是一致的。主要步骤如下：要步骤如下：1 1分析设计要求，明确系统功能和性能指分析设计要求，明确系统功能和性能指标；标；2 2确定系统总体方案；确定系统总体方案；3 3设计各子系统或单元电路；设计各子系统或单元电路；4 4组成系统，系统联调和优化；组成系统，系统联调和优化；5.5.系统功能和性能测试；系统功能和性能测试；6 6撰写设计文件。撰写设计文件。第第

7、4 4章章 数字电路系统设计数字电路系统设计数字电路系统的设计步骤数字电路系统的设计步骤v1 1分析设计要求，明确系统功能和性能分析设计要求，明确系统功能和性能指标指标数字电路系统设计工作的第一步是仔细分析数字电路系统设计工作的第一步是仔细分析设计要求，明确系统的设计任务：系统的功设计要求，明确系统的设计任务：系统的功能要求和技术性能指标要求等。简言之，必能要求和技术性能指标要求等。简言之，必须明确做什么，做到什么程度，明确设计关须明确做什么，做到什么程度，明确设计关键，同时注意分析每一个细节，尽量考虑得键，同时注意分析每一个细节，尽量考虑得周到、完善。周到、完善。第第4 4章章 数字电路系统

8、设计数字电路系统设计数字电路系统的设计步骤数字电路系统的设计步骤v2 2确定系统总体方案确定系统总体方案 明确设计要求后，应考虑如何实现，即采用明确设计要求后，应考虑如何实现，即采用哪种电路来完成系统的设计任务。该阶段的哪种电路来完成系统的设计任务。该阶段的主要任务有方案论证，系统原理方框图设计主要任务有方案论证，系统原理方框图设计等。综合比较各种方案的可行性、性价比或等。综合比较各种方案的可行性、性价比或设计任务的具体要求等，选择合适的方案，设计任务的具体要求等，选择合适的方案，设计相应的系统原理方框图。一般要求明确设计相应的系统原理方框图。一般要求明确各方框图的输入输出信号性能指标或要求，

9、各方框图的输入输出信号性能指标或要求，以明确各部分的性能指标划分。在这个过程以明确各部分的性能指标划分。在这个过程中，系统的方案选择与系统原理方框图的设中，系统的方案选择与系统原理方框图的设计往往难分先后，经常交叉进行。计往往难分先后，经常交叉进行。第第4 4章章 数字电路系统设计数字电路系统设计数字电路系统的设计步骤数字电路系统的设计步骤v3 3设计各子系统或单元电路设计各子系统或单元电路根据系统原理方框图的功能和技术性能指标根据系统原理方框图的功能和技术性能指标要求，选取或设计符合设计要求的子系统或要求，选取或设计符合设计要求的子系统或单元电路，并完成相应的功能调试和性能测单元电路，并完成

10、相应的功能调试和性能测试。子系统或单元电路尽量选用高性能、控试。子系统或单元电路尽量选用高性能、控制简单、集成度高的、应用广泛的新产品。制简单、集成度高的、应用广泛的新产品。这一步需要设计人员会查数据手册，明确什这一步需要设计人员会查数据手册，明确什么是关键指标，如何去选择代用品等。么是关键指标，如何去选择代用品等。第第4 4章章 数字电路系统设计数字电路系统设计数字电路系统的设计步骤数字电路系统的设计步骤v4 4组成系统，系统联调和优化组成系统，系统联调和优化组成系统时，还需要考虑布局是组成系统时，还需要考虑布局是否合理，如能否满足电磁兼容等；否合理，如能否满足电磁兼容等；调测是否方便，如有

11、无必要留出调测是否方便，如有无必要留出测试点等。测试点等。第第4 4章章 数字电路系统设计数字电路系统设计数字电路系统的设计步骤数字电路系统的设计步骤v系统联调时，可能会遇到很多问题，此时可以系统联调时，可能会遇到很多问题，此时可以按下列次序进行错误定位：按下列次序进行错误定位：（1 1）原理图是否正确；（）原理图是否正确；（2 2）接线是否符合图纸要）接线是否符合图纸要求，接线有否折断；（求，接线有否折断；（3 3）是否有短路现象；（）是否有短路现象；（4 4）是否有开路现象；（是否有开路现象；（5 5）接插点、焊点是否牢靠；）接插点、焊点是否牢靠；（6 6）芯片及元件有否损坏，方向、极性是

12、否正确；）芯片及元件有否损坏，方向、极性是否正确；（7 7）有否超出元件的负载能力；（）有否超出元件的负载能力；（8 8）问题是否来）问题是否来自干扰。自干扰。在调试过程中，对问题的解决过程中，可根据现实在调试过程中，对问题的解决过程中，可根据现实的情况对系统进行优化。的情况对系统进行优化。第第4 4章章 数字电路系统设计数字电路系统设计数字电路系统的设计步骤数字电路系统的设计步骤v5 5系统功能和性能测试系统功能和性能测试v主要包括三部分的工作：主要包括三部分的工作：v（1 1）系统故障诊断与排除；）系统故障诊断与排除；v（2 2）系统功能测试；）系统功能测试；v（3 3）系统性能指标测试。

13、）系统性能指标测试。v若系统功能或性能指标达不到任务要求，若系统功能或性能指标达不到任务要求，则必须修改电路设计。则必须修改电路设计。第第4 4章章 数字电路系统设计数字电路系统设计数字电路系统的设计步骤数字电路系统的设计步骤v6 6撰写设计文件撰写设计文件应整理撰写的设计文件的内容主要有：总体应整理撰写的设计文件的内容主要有：总体方案的构思与选定（画出系统框图）、单元方案的构思与选定（画出系统框图）、单元电路的设计（包括元器件选定和参数计算）、电路的设计（包括元器件选定和参数计算）、绘制总原理电路图（系统详尽的软硬件资绘制总原理电路图（系统详尽的软硬件资料）、元器件清单、功能和性能测试结果、

14、料）、元器件清单、功能和性能测试结果、组装调试的注意事项、使用说明、总结设计组装调试的注意事项、使用说明、总结设计方案的优缺点以及收获体会等。方案的优缺点以及收获体会等。第第4 4章章 数字电路系统设计数字电路系统设计4.1.3 4.1.3 数字电路系统的设计方法数字电路系统的设计方法 v数字电路系统的设计方法有试凑法和自上而下法。v1.数字系统设计的试凑法这种方法的基本思想是：把系统的总体方案分成若干个相对独立的功能部件，然后用组合逻辑电路和时序逻辑电路的设计方法分别设计并构成这些功能部件，或者直接选择合适的SSI、MSI、LSI器件实现上述功能，最后把这些已经确定的部件按要求拼接组合起来，

15、便构成完整的数字系统。试凑法的优点是：可利用前人的设计成果；在系统的组装和调试过程中十分有效。第第4 4章章 数字电路系统设计数字电路系统设计数字电路系统的设计方法数字电路系统的设计方法v试凑法具体步骤：（1）分析系统的设计要求，确定系统的总体方案。（2）划分逻辑单元，确定初始结构，建立总体逻辑图。（3）选择功能部件去构成。（4）将功能部件组成数字系统。第第4 4章章 数字电路系统设计数字电路系统设计数字电路系统的设计方法数字电路系统的设计方法v2.数字系统自上而下的设计方法数字系统自上而下的设计方法自上而下（或自顶向下）的设计方法适合于规模较自上而下（或自顶向下）的设计方法适合于规模较大的数

16、字系统。这里的上（或顶）是指系统的功能，大的数字系统。这里的上（或顶）是指系统的功能，底是指最基本的元、器件，甚至是版图。底是指最基本的元、器件，甚至是版图。这种方法的基本思想是：把规模较大的数字系统从这种方法的基本思想是：把规模较大的数字系统从逻辑上划分为控制器和受控制器电路两大部分，采逻辑上划分为控制器和受控制器电路两大部分，采用逻辑流程图或用逻辑流程图或 ASMASM图或图或 MDSMDS图来描述控制器的控图来描述控制器的控制过程，并根据控制器及受控制电路的逻辑功能，制过程，并根据控制器及受控制电路的逻辑功能，选择适当的选择适当的SSISSI、MSIMSI功能器件来实现。而控制器或功能器

17、件来实现。而控制器或受控制器本身又分别可以看成一个子系统，逻辑划受控制器本身又分别可以看成一个子系统，逻辑划分的工作还可以在控制器或受控制器内部多重进行。分的工作还可以在控制器或受控制器内部多重进行。按照这种设计思想，一个大的数字系统，首先被分按照这种设计思想，一个大的数字系统，首先被分割成属于不同层次的许多子系统，再用具体的硬件割成属于不同层次的许多子系统，再用具体的硬件实现这些子系统，最后把它们连接起来，得到所要实现这些子系统，最后把它们连接起来，得到所要求的完整的数字系统。求的完整的数字系统。第第4 4章章 数字电路系统设计数字电路系统设计数字电路系统的设计方法数字电路系统的设计方法v自

18、上而下设计方法的步骤如下：自上而下设计方法的步骤如下：(1)(1)明确待设计系统的逻辑功能；明确待设计系统的逻辑功能；(2)(2)拟定数字系统的总体方案；拟定数字系统的总体方案；(3)(3)逻辑划分；逻辑划分；(4)(4)设计受控电路及控制器。设计受控电路及控制器。v自顶向下的优点：尽量运用概念（抽象）描述、自顶向下的优点：尽量运用概念（抽象）描述、分析设计对象，不过早地考虑具体的电路、元分析设计对象，不过早地考虑具体的电路、元器件和工艺；易于抓住主要矛盾，不纠缠在具器件和工艺；易于抓住主要矛盾，不纠缠在具体细节上，有效控制设计的复杂性。体细节上，有效控制设计的复杂性。第第4 4章章 数字电路

19、系统设计数字电路系统设计4.2 4.2 常用中规模数字逻辑电路的应用常用中规模数字逻辑电路的应用 v本节主要介绍几种常用的中规模数字逻本节主要介绍几种常用的中规模数字逻辑电路的应用：辑电路的应用：模拟开关和数据选择器模拟开关和数据选择器数值比较器的合理选择及应用数值比较器的合理选择及应用计数器计数器/分频器分频器译码器译码器 第第4 4章章 数字电路系统设计数字电路系统设计4.2.1 4.2.1 模拟开关和数据选择器模拟开关和数据选择器 v根据模拟开关在电子设备中的作用可知，根据模拟开关在电子设备中的作用可知，模拟开关是一种在数字信号控制下将模模拟开关是一种在数字信号控制下将模拟信号接通或断开

20、的元件或电路。模拟拟信号接通或断开的元件或电路。模拟开关主要由开关元件和控制（驱动）电开关主要由开关元件和控制（驱动）电路两部分组成路两部分组成(如图如图4.2.14.2.1所示所示)。第第4 4章章 数字电路系统设计数字电路系统设计1 1模拟开关的分类模拟开关的分类 v按模拟开关的工作原理可将其分为双极性晶体管按模拟开关的工作原理可将其分为双极性晶体管模拟开关、场效应晶体管模拟开关和集成模拟开模拟开关、场效应晶体管模拟开关和集成模拟开关。它们的共同优点是开关切换速度快。关。它们的共同优点是开关切换速度快。双极性晶体管模拟开关的漏电流大，开路电阻小，导双极性晶体管模拟开关的漏电流大，开路电阻小

21、，导通电阻大，属于电流控制器件，功耗较大。通电阻大，属于电流控制器件，功耗较大。场效应晶体管模拟开关导通电阻小，易于和驱动电路场效应晶体管模拟开关导通电阻小，易于和驱动电路集成。集成。集成模拟开关是将模拟开关、地址译码器集成到一个集成模拟开关是将模拟开关、地址译码器集成到一个芯片上，通过地址译码来选择模拟开关的接通的一种芯片上，通过地址译码来选择模拟开关的接通的一种双向开关。产品种类丰富，性能各异，需要根据不同双向开关。产品种类丰富，性能各异，需要根据不同的应用来选择。的应用来选择。v按切换的对象分：电压模拟开关和电流模拟开关。按切换的对象分：电压模拟开关和电流模拟开关。第第4 4章章 数字电

22、路系统设计数字电路系统设计2 2模拟开关的正确选用模拟开关的正确选用 v要在电子应用系统中，首先可根据模拟开关的要在电子应用系统中，首先可根据模拟开关的性能参数来正确选择模拟开关。性能参数来正确选择模拟开关。v模拟开关的性能参数主要有静态特性和动态特模拟开关的性能参数主要有静态特性和动态特性。性。静态特性主要指开关导通时输入端与输出端之间的静态特性主要指开关导通时输入端与输出端之间的电阻电阻R Ronon（简称导通电阻）和断开时输入端与输出端（简称导通电阻）和断开时输入端与输出端之间的电阻之间的电阻R Roffoff（简称断开电阻）。对于常用的模（简称断开电阻）。对于常用的模拟开关，导通电阻一

23、般为几十至拟开关，导通电阻一般为几十至1000 1000 不等（如不等（如CD4066CD4066的导通电阻的导通电阻R Ronon180 180，MAX4051MAX4051的导通电的导通电阻阻R Ronon250 250，MAX4516MAX4516的导通电阻的导通电阻R Ronon20 20）。）。对于常用的模拟开关，通常断开电阻对于常用的模拟开关，通常断开电阻R Roffoff10M 10M（或泄漏电流（或泄漏电流10nA10nA）。）。第第4 4章章 数字电路系统设计数字电路系统设计模拟开关的正确选用模拟开关的正确选用v在一般的电子系统设计中，希望所选的模拟开在一般的电子系统设计中，

24、希望所选的模拟开关的导通电阻越小越好，断开电阻越大越好。关的导通电阻越小越好，断开电阻越大越好。这里需要着重指出的是，虽然导通电阻被定义这里需要着重指出的是，虽然导通电阻被定义为静态特性，好像是不随其他条件改变而改变为静态特性，好像是不随其他条件改变而改变的，但有实验证明，导通电阻的，但有实验证明，导通电阻R Ronon还随模拟开关还随模拟开关的电源电压增大而减小。的电源电压增大而减小。v静态特性参数还有导通电阻温度漂移、开关接静态特性参数还有导通电阻温度漂移、开关接通电流、开关断开时的泄漏电流、开关断开时，通电流、开关断开时的泄漏电流、开关断开时，开关对地电容、开关断开时，输出端对地电容、开

25、关对地电容、开关断开时，输出端对地电容、v最大开关电压、最大开关电流、驱动功耗、导最大开关电压、最大开关电流、驱动功耗、导通时的带宽等。通时的带宽等。第第4 4章章 数字电路系统设计数字电路系统设计模拟开关的正确选用模拟开关的正确选用v动态特性主要指开关动作延迟时间，包括开关动态特性主要指开关动作延迟时间，包括开关导通延迟时间导通延迟时间T Tonon和开关断开延迟时间和开关断开延迟时间T Toffoff。通。通常开关导通延迟时间常开关导通延迟时间T Tonon大于开关断开延迟时间大于开关断开延迟时间T Toffoff。对于常用的模拟开关，一般。对于常用的模拟开关，一般T Tonon200us

26、200us，T Toffoff100nsBAB、ABABAB、F FABABB、A A B B和和A A=B=B 必须预先分别预置为必须预先分别预置为0 0、0 0、1 1。第第4 4章章 数字电路系统设计数字电路系统设计数值比较器的并行扩展数值比较器的并行扩展v数值比较器的并行扩展如图数值比较器的并行扩展如图4.2.154.2.15。第第4 4章章 数字电路系统设计数字电路系统设计2.2.数值比较器的应用数值比较器的应用 v例例1 1 占空比可数控的脉冲发占空比可数控的脉冲发生器生器 由两只由两只CD4585CD4585和一只和一只CD4518CD4518双双重重BCDBCD同步加法计数器组

27、成的同步加法计数器组成的占空比可数控的脉冲发生器电占空比可数控的脉冲发生器电路。图中时钟信号路。图中时钟信号F Finin由由CD4518CD4518的的ENEN端输入，下降沿触端输入，下降沿触发。脉冲的占空比（输出脉冲发。脉冲的占空比（输出脉冲的宽度）以的宽度）以BCDBCD码的形式分别码的形式分别输入到两只输入到两只CD4585CD4585四位比较器四位比较器的的B Bi i端。比较器的端。比较器的A Ai i端和端和BCDBCD计数器的计数器的Q Q端相连，即端相连，即A Ai i为计为计数累计值。数累计值。第第4 4章章 数字电路系统设计数字电路系统设计占空比可数控的脉冲发生器的工作情

28、况占空比可数控的脉冲发生器的工作情况 v F Finin在每一个下降沿使在每一个下降沿使CD4518CD4518计数值加计数值加1 1。设比较器。设比较器B Bi i的输入值为的输入值为M M，在计数器开始计数时，在计数器开始计数时，A=0A=0，故，故ABAB，所以比较器（，所以比较器（ABAB）输出端）输出端为高电平。在第为高电平。在第M M个时钟脉冲到来时，个时钟脉冲到来时，A Ai i=M=B=M=Bi i，故比较器（，故比较器（ABAB）输出立即变为低电平。当第输出立即变为低电平。当第100100个时钟到来时，计数器复位，个时钟到来时，计数器复位，A Ai i=0=0，即即ABAB，

29、故（，故（ABAB）输出端又重新变为高电平，恢复到初始状态。）输出端又重新变为高电平，恢复到初始状态。比较器（比较器（ABAB）输出脉冲的周期）输出脉冲的周期T T为为100100个时钟脉冲周期，即对个时钟脉冲周期，即对F Finin 100100分频。输出脉冲的持续时间分频。输出脉冲的持续时间t tw w（脉宽）为（脉宽）为M M个时钟脉冲，故占个时钟脉冲，故占空比空比 DRDR的设置范围为的设置范围为1 19999。(%)%100MTtwDR第第4 4章章 数字电路系统设计数字电路系统设计例例2 2 数字峰值检出器数字峰值检出器 v 数字峰值检出电路由一只数据比较器数字峰值检出电路由一只数

30、据比较器CD4585CD4585和两只和两只CD4174CD4174寄寄存器等器件组成。电路首先输入存器等器件组成。电路首先输入R R脉冲，使脉冲，使ICIC2 2的的Q Q端（即端（即ICIC3 3的的A Ai i端）置端）置0 0，也使，也使D D触发器触发器Q=0Q=0，做好接收第一组数据的准，做好接收第一组数据的准备。第一组备。第一组4 4位数据同时加至寄存器位数据同时加至寄存器ICIC1 1的的D D端和比较器的端和比较器的B Bi i端。在时钟脉冲端。在时钟脉冲CLCL的上升沿将数据锁存至的上升沿将数据锁存至ICIC1 1的的Q Q端。此时由端。此时由于比较器的于比较器的A Ai

31、i=0,=0,只要只要B Bi i数据不为数据不为0 0，则输出端（，则输出端（ABAB）1 1。故在同一时钟脉冲作用下，故在同一时钟脉冲作用下，D D触发器的输出触发器的输出Q=1Q=1。继而在时钟。继而在时钟脉冲的下降沿将寄存器脉冲的下降沿将寄存器ICIC1 1的数据转移到寄存器的数据转移到寄存器ICIC2 2，这表示，这表示新输入的数据比原存的数据大。此后再输入新数据，只要比新输入的数据比原存的数据大。此后再输入新数据，只要比原寄存的数据大，则重复上述过程，刷新并保持新数据。如原寄存的数据大，则重复上述过程，刷新并保持新数据。如果新数据和原数据相等或小于原数据，则比较器（果新数据和原数据

32、相等或小于原数据，则比较器（ABAB）=0=0，D D触发器触发器Q=0Q=0，ICIC2 2补封锁，原数据继续保持。因此，当所有补封锁，原数据继续保持。因此，当所有的数据输入完以后，寄存器的数据输入完以后，寄存器ICIC2 2输出的必然是数据的最大值。输出的必然是数据的最大值。第第4 4章章 数字电路系统设计数字电路系统设计例例2 2 数字峰值检出器数字峰值检出器 第第4 4章章 数字电路系统设计数字电路系统设计4.2.3 4.2.3 计数器计数器/分频器分频器 v1.1.计数器计数器/分频器概述分频器概述 计数器是用来实现累计输入时钟脉冲个数功能的时计数器是用来实现累计输入时钟脉冲个数功能

33、的时序电路。在数字电路中，计数器属于时序电路，它序电路。在数字电路中，计数器属于时序电路，它主要由具有记忆功能的触发器构成。计数器不仅仅主要由具有记忆功能的触发器构成。计数器不仅仅用来记录时钟脉冲的个数，在计数功能的基础上，用来记录时钟脉冲的个数，在计数功能的基础上，计数器还可以实现计时、定时、分频、程序控制和计数器还可以实现计时、定时、分频、程序控制和逻辑控制等功能，应用十分广泛。逻辑控制等功能，应用十分广泛。计数器和分频器都是由二进制记忆单元构成。两者计数器和分频器都是由二进制记忆单元构成。两者都有时钟信号输入端，但是计数器必须具有计数结都有时钟信号输入端，但是计数器必须具有计数结果的输出

34、端，为了从果的输出端，为了从0开始计数，还设有复位端。开始计数，还设有复位端。分频器可以只有进位信号输出端，也不必设置复位分频器可以只有进位信号输出端，也不必设置复位端。计数器可以做为分频器使用，而分频器不能当端。计数器可以做为分频器使用，而分频器不能当计数器使用。计数器使用。第第4 4章章 数字电路系统设计数字电路系统设计计数器输出的几种常用方式计数器输出的几种常用方式 v计数器是一种单端输入、多端输出的记计数器是一种单端输入、多端输出的记忆器件，它能对输入的时钟脉冲计数，忆器件，它能对输入的时钟脉冲计数，而在输出端又以不同的方式输出以表示而在输出端又以不同的方式输出以表示不同的状态不同的状

35、态 十进制计数十进制计数/7段译码输出的计数器。段译码输出的计数器。BCDBCD码输出的计数器。码输出的计数器。分频器输出的计数器。分频器输出的计数器。多位二进制输出的计数器。多位二进制输出的计数器。第第4 4章章 数字电路系统设计数字电路系统设计2.2.计数器计数器/分频器的应用分频器的应用 v(1)(1)双时钟和单时钟的相互转换电路双时钟和单时钟的相互转换电路 由单时钟输入转为双时钟输出的电路由单时钟输入转为双时钟输出的电路 第第4 4章章 数字电路系统设计数字电路系统设计(1)(1)双时钟和单时钟的相互转换双时钟和单时钟的相互转换电路电路由双时钟输入转为单时钟输出的电路由双时钟输入转为单

36、时钟输出的电路 第第4 4章章 数字电路系统设计数字电路系统设计（2 2）自动关断电路）自动关断电路 v 图图4.2.214.2.21示出了使用示出了使用CD4060 14CD4060 14级行波进位二时制计数级行波进位二时制计数器组成的自动关断电路，该电路用以保护干电池无谓器组成的自动关断电路，该电路用以保护干电池无谓消耗。即能自动地经过一段预定的时间后将电源切断，消耗。即能自动地经过一段预定的时间后将电源切断，从而避免干电池供电的设备长期在不需要工作的时间从而避免干电池供电的设备长期在不需要工作的时间里无谓的消耗电源。这个电路在去除负载后的电流消里无谓的消耗电源。这个电路在去除负载后的电流

37、消耗小于耗小于1uA1uA，因此可以忽略不计。若关断后要重新接上，因此可以忽略不计。若关断后要重新接上负载工作，必须关掉电源开关后再行合上。负载工作，必须关掉电源开关后再行合上。第第4 4章章 数字电路系统设计数字电路系统设计电路的工作原理电路的工作原理v 当开关闭合时，电流经晶体管当开关闭合时，电流经晶体管T T1 1的发射极的发射极基极使电基极使电容容C C1 1充电，以至充电，以至T T1 1立即导通，继而使立即导通，继而使T T2 2导通。于是电流导通。于是电流通过通过T2T2加至加至CD4060CD4060和负载。首先电路中的开机清零电和负载。首先电路中的开机清零电路起作用，在复位端

38、路起作用，在复位端R R呈现高电平使计数器呈现高电平使计数器CD4060CD4060复位，复位，复位后只要计数器输出端复位后只要计数器输出端Q Q1414呈现低电平状态，晶体管呈现低电平状态，晶体管T T1 1和和T T2 2保持导通。之后，一旦开机清零的瞬态信号消失，保持导通。之后，一旦开机清零的瞬态信号消失，CD4060CD4060计数器开始计数，按图中的部件值，计数器开始计数，按图中的部件值，RCRC振荡器振荡器的频率若为的频率若为30Hz30Hz，经由，经由1414级二分频后大约经过级二分频后大约经过9 9分钟时分钟时间，间，Q Q1414由由“0”0”变变“1”1”，于是使得晶体管，

39、于是使得晶体管T T1 1和和T T2 2截止，截止，从而将负载从电源线上断开。从而将负载从电源线上断开。v 应该注意，图中的电阻应该注意，图中的电阻R R1 1应使晶体管应使晶体管T T2 2有足够的基极电有足够的基极电流并使之饱和。晶体管流并使之饱和。晶体管T T2 2还必须有足够的输出电流以还必须有足够的输出电流以便带动负载，需要较大负载电流时可用达林顿连接提便带动负载，需要较大负载电流时可用达林顿连接提高其输出能力。高其输出能力。第第4 4章章 数字电路系统设计数字电路系统设计(3)(3)脉冲延时控制电路脉冲延时控制电路 v 用用CD4024 7CD4024 7级异步二进制计数器组成的

40、脉冲延迟控制电路。图中级异步二进制计数器组成的脉冲延迟控制电路。图中两片两片CD4024CD4024电路级联成电路级联成1414级二进制计数器，作为延迟的计数基准。级二进制计数器，作为延迟的计数基准。输出端输出端Q Q1 1Q Q1414可由延迟时间选择。另外，可由延迟时间选择。另外，RSRS触发器触发器用作脉冲输用作脉冲输入的允许，入的允许，RSRS触发器触发器的作用是输出延迟脉冲后提供单脉冲使触的作用是输出延迟脉冲后提供单脉冲使触发器发器复位，以便使延迟电路进入待触发输入状态。复位，以便使延迟电路进入待触发输入状态。第第4 4章章 数字电路系统设计数字电路系统设计电路的工作过程电路的工作过

41、程 v 首先，用图中按键将电路复位，这时首先，用图中按键将电路复位，这时CD4024CD4024计数器和计数器和D D型触发器型触发器清零，清零，V VO O输出为输出为“0”0”，RSRS触发器触发器输出为输出为“1”1”，可控制起，可控制起/停的停的RCRC振荡器停振，电路处在待输入状态，各点的逻辑电平如图中所振荡器停振，电路处在待输入状态，各点的逻辑电平如图中所示。当待延迟的输入脉冲示。当待延迟的输入脉冲V Vi i从从RSRS触发器触发器的输入端引入后使触发的输入端引入后使触发器器状态翻转，可控振荡器振荡，振荡脉冲输入状态翻转，可控振荡器振荡，振荡脉冲输入CD4024CD4024计数器

42、，计数器，在计数器计到所预定的选择状态在计数器计到所预定的选择状态N N时（设时（设N=4N=4），选择开关动臂处），选择开关动臂处的电平由的电平由“0”0”变变“1”1”，4 4个输入时钟周期结束时（即个输入时钟周期结束时（即N+1N+1时钟开时钟开始），始），D D型触发器输出型触发器输出Q Q由由“0”0”变变“1”1”，则输出，则输出V V0 0为为“1”1”，获得，获得延迟输出，如图延迟输出，如图 4.2.234.2.23中的波形所示。中的波形所示。第第4 4章章 数字电路系统设计数字电路系统设计电路的工作过程电路的工作过程v另外，另外，D D型触发器型触发器Q Q端的输出立即将端的

43、输出立即将CD4024CD4024计数计数器复位，并将器复位，并将RSRS触发器触发器翻转，其输出由翻转，其输出由“1”1”变变“0”0”。之后在。之后在N+2N+2个输入脉冲作用下，个输入脉冲作用下，D D型型触发器的输出触发器的输出Q Q由由“1”1”翻回到翻回到“0”0”，于是延，于是延迟输出经一个时钟周期后结束。同时迟输出经一个时钟周期后结束。同时Q Q端的这端的这一变化又使一变化又使RSRS触发器翻回到原来的状态，输出触发器翻回到原来的状态，输出由由“0”0”到到“1”1”，使振荡器停振，振荡器的输，使振荡器停振，振荡器的输出从出从“0”0”回到回到“1”1”，如图，如图4.2.23

44、4.2.23波形中波形中最最后一个负向尖锋表示了这一变化。脉冲中的这后一个负向尖锋表示了这一变化。脉冲中的这一变化，作一变化，作D D型触发器的第型触发器的第N+2N+2个时钟个时钟CLCL，使其，使其输出输出V V0 0由由“1”1”回到回到”0“0“。这时，延迟控制电。这时，延迟控制电路又进入待输入状态。路又进入待输入状态。第第4 4章章 数字电路系统设计数字电路系统设计(4)(4)时序控制电路时序控制电路 vCD4017CD4017与与4 4双向模拟开关双向模拟开关CD4066CD4066组成的时序控组成的时序控制电路或开关控制电路如图制电路或开关控制电路如图4.2.244.2.24所示

45、。当所示。当CD4017CD4017的译码输出端为高电平时，对应的开关的译码输出端为高电平时，对应的开关接通，其导通电阻约为接通，其导通电阻约为8080250250；当译码输；当译码输出端为低电平时，开关断开，其开路电阻达到出端为低电平时，开关断开，其开路电阻达到10109 9。在时钟脉冲。在时钟脉冲CPCP的作用下，的作用下，CD4017CD4017的译的译码输出端码输出端Y Y0 0、Y Y1 1、Y Y2 2、Y Y3 3依次为高电平，则开依次为高电平，则开关关S SA A、S SB B、S SC C、S SD D依次接通与断开，发光二极依次接通与断开，发光二极管依次发光与熄灭。管依次发

46、光与熄灭。CC4066CC4066的的4 4只开关是双向只开关是双向的，即输入输出端是可逆的。的，即输入输出端是可逆的。第第4 4章章 数字电路系统设计数字电路系统设计(4)(4)时序控制电路时序控制电路第第4 4章章 数字电路系统设计数字电路系统设计4.2.4 4.2.4 译码器译码器 v译码器是将具有特定含义的数字代码进行辨别，译码器是将具有特定含义的数字代码进行辨别，并转换成与之对应的有效信号或另一种数字代并转换成与之对应的有效信号或另一种数字代码的逻辑电路。集成译码器可分为时序译码电码的逻辑电路。集成译码器可分为时序译码电路和数字显示译码驱动电路。常用的中规模集路和数字显示译码驱动电路

47、。常用的中规模集成时序译码电路有双成时序译码电路有双2 2线线4 4线译码器线译码器7413974139，3 3线线8 8线译码器线译码器74LS13874LS138，4 4线线1616线译码器线译码器7415474154、CD4514CD4514和和4 4线线1010线译码器线译码器74LS4274LS42、CD4028CD4028等；数字显示译码驱动电路如等；数字显示译码驱动电路如74LS48,74LS4974LS48,74LS49等。下面分别介绍这些译码器等。下面分别介绍这些译码器的应用。的应用。第第4 4章章 数字电路系统设计数字电路系统设计1.1.时序译码电路时序译码电路 v（1 1

48、）74LS13874LS138译码器译码器 例：用例：用74LS13874LS138实现实现4 41616线译码线译码 第第4 4章章 数字电路系统设计数字电路系统设计（1 1）74LS13874LS138译码器译码器例：用例：用3 38 8译码器实现如下逻辑表达式译码器实现如下逻辑表达式F(C,B,A)F(C,B,A)：F(C,B,A)F(C,B,A)m1+m3+m6+m7 m1+m3+m6+m7。第第4 4章章 数字电路系统设计数字电路系统设计（2 2）74LS4274LS42二十进制译码器二十进制译码器 v 二十进制译码器又称为码制变换译码器，它是将二十进制译码器又称为码制变换译码器，它

49、是将BCDBCD码译码成十个独立输出的电平信号。如码译码成十个独立输出的电平信号。如74LS4274LS42和和CD4028CD4028，当输入为，当输入为8421BCD8421BCD码时，输出为十个独码时，输出为十个独立的低电平信号（输出为低电平有效），对于立的低电平信号（输出为低电平有效），对于8421BCD8421BCD码以外的伪码，十个输出全为高电平。码以外的伪码，十个输出全为高电平。v 74LS4274LS42和和CD4028CD4028译码器有译码器有4 4个输入端个输入端A3A2A1A0A3A2A1A0，并，并且按且按8421BCD8421BCD编码输入数据，有编码输入数据，有1

50、010个输出端，分别个输出端，分别与十进制数与十进制数0 09 9相对应，低电平有效。对于某个相对应，低电平有效。对于某个8421BCD8421BCD码的输入，相应的输出端为低电平，其他码的输入，相应的输出端为低电平，其他输出端为高电平。如当输出端为高电平。如当A3A2A1A0=0000A3A2A1A0=0000时，输出端时，输出端Y0Y0为低电平为低电平0 0，对应于十进制数，对应于十进制数0 0，其余输出依此类，其余输出依此类推。当输入的二进制数超过推。当输入的二进制数超过BCDBCD码时，所有输出端码时，所有输出端都输出高电平，呈无效状态。都输出高电平，呈无效状态。第第4 4章章 数字电