计数器的设计-EDA技术应用(Verilog语言版)课件-.ppt

1、第4章 计数器的设计目录4.1 4.1 项目需求分析项目需求分析4.2 4.2 项目理论知识项目理论知识4.3 4.3 项目设计项目设计4.4 4.4 项目实施与调试项目实施与调试4.5 4.5 项目总结与拓展项目总结与拓展4.1 项目需求分析计数器在数字系统中主要是对脉冲的个数进行计数计数器在数字系统中主要是对脉冲的个数进行计数,以实现测量、计数和控制等功以实现测量、计数和控制等功能能,同时兼有分频功能同时兼有分频功能.本项目要求设计一个六十进本项目要求设计一个六十进制的计数器制的计数器:()每隔每隔s,s,计数器增加计数器增加,递增至时递增至时,计数器计数器自动归零自动归零;()计数器的计

2、数值分个位和十位输出计数器的计数值分个位和十位输出,便于数码便于数码管显示管显示;()使用按键可以实现计数器复位使用按键可以实现计数器复位.4.2 项目理论知识4.2.1 4.2.1 时序时序逻辑电路的原理逻辑电路的原理4.2.2 4.2.2 触发器触发器4.2.3 4.2.3 计数器计数器4.2.4 4.2.4 分频器分频器4.2.5 4.2.5 锁存器锁存器4.2.6 4.2.6 寄存器寄存器4.2.7 4.2.7 存储器存储器4.2.1 时序逻辑电路的原理一、时序逻辑电路的结构与一、时序逻辑电路的结构与原理原理时序时序逻辑电路是一种输出不仅与当前的输入有关逻辑电路是一种输出不仅与当前的输

3、入有关,而且与其输出状态的原始而且与其输出状态的原始状态有关状态有关,这相当于在组这相当于在组合逻辑的输入端加上了一个反馈输入合逻辑的输入端加上了一个反馈输入,在其电路中在其电路中有一个存储电路有一个存储电路,可以可以将输出的状态保持住将输出的状态保持住.4.2.1 时序逻辑电路的原理二、时序逻辑电路的设计二、时序逻辑电路的设计方法方法同步时序电路的分析同步时序电路的分析方法方法所有触发器在同一个时钟脉冲控制下同时进行状态所有触发器在同一个时钟脉冲控制下同时进行状态转换转换异步时序电路的分析异步时序电路的分析方法方法各个触发器不是由同一个时钟脉冲控制的各个触发器不是由同一个时钟脉冲控制的,因此

4、各因此各触发器不在同触发器不在同一时刻一时刻进行状态转换进行状态转换.4.2.2 触发器一、触发器的原理一、触发器的原理触发器是一种对脉冲边沿敏感的存储电路触发器是一种对脉冲边沿敏感的存储电路,它们只能在它们只能在作为触发信号的时钟脉冲上升沿或下降沿的变化瞬间才作为触发信号的时钟脉冲上升沿或下降沿的变化瞬间才改变状态改变状态.二、触发器的设计二、触发器的设计触发器是一种应用在数字电路上具有记忆功能的循序逻触发器是一种应用在数字电路上具有记忆功能的循序逻辑组件辑组件,可记录二进制数字信号可记录二进制数字信号“”和和“”.触发器触发器是在时钟边沿进行数据锁存的是在时钟边沿进行数据锁存的.4.2.3

5、 计数器一、计数器的一、计数器的原理原理计数器计数器主要由触发器组成主要由触发器组成,用于统计输入计数脉冲的用于统计输入计数脉冲的个数个数.二、二、计数器的计数器的设计设计同步计数器是指构成计数器的各个触发器的状态只同步计数器是指构成计数器的各个触发器的状态只在同一时钟信号的触发下才会发在同一时钟信号的触发下才会发生变化的计数器生变化的计数器.4.2.4 分频器一、分频器的原理一、分频器的原理分频器是指使输出信号频率为输入信号频率整数分之一的电分频器是指使输出信号频率为输入信号频率整数分之一的电子电路子电路.分频器可以大致分为两种分频器可以大致分为两种,一种是偶数分频一种是偶数分频,另一种是奇

6、数分另一种是奇数分频频.二、分频器的设计二、分频器的设计偶数分频偶数分频2.2.奇数分频奇数分频4.2.5 锁存器一、锁存器的原理一、锁存器的原理锁存器是一种对脉冲电平敏感的存储单元电路锁存器是一种对脉冲电平敏感的存储单元电路,可以在特定可以在特定输入脉冲电平作用下改变状态输入脉冲电平作用下改变状态.不带使能控制的锁存器不带使能控制的锁存器带使能控制的锁存器带使能控制的锁存器二、锁存器的设计二、锁存器的设计锁存器不同于触发器锁存器不同于触发器,在不锁存数据时在不锁存数据时,输出端的信号随输入输出端的信号随输入信号变化信号变化,就像信号通过一个缓冲器一样就像信号通过一个缓冲器一样;一旦锁存信号起

7、锁一旦锁存信号起锁存作用存作用,数据就被锁住数据就被锁住,输入信号不起作用输入信号不起作用.4.2.6 寄存器一、寄存器的原理一、寄存器的原理用来存储一组二进制代码的同步时序电路称为寄存器用来存储一组二进制代码的同步时序电路称为寄存器二、寄存器的设计二、寄存器的设计由于触发器有记忆功能由于触发器有记忆功能,所以利用触发器可以方便地构成寄所以利用触发器可以方便地构成寄存器存器.由于一个触发器能够存储一位二进制码由于一个触发器能够存储一位二进制码,所以把所以把n n个触个触发器的时钟端口连接起来就能构成一个存储发器的时钟端口连接起来就能构成一个存储n n位二进制码的位二进制码的寄存器寄存器.4.2

8、.7 存储器一、存储器的原理一、存储器的原理存储器为每一个存储单元编写一个地址存储器为每一个存储单元编写一个地址,因此因此,只有地址指定只有地址指定的存储单元才能够与公共的存储单元才能够与公共I/O I/O 相连相连,然后进行存储数据的读然后进行存储数据的读/写操作写操作.二、存储器的设计二、存储器的设计只读存储器（只读存储器（ROMROM）随机存储器（随机存储器（RAMRAM）4.3 项目设计4.3.1 4.3.1 项目项目功能分析功能分析4.3.2 4.3.2 项目硬件设计项目硬件设计4.3.3 4.3.3 项目软件设计项目软件设计4.3.1 项目功能分析4.3.2 项目硬件设计3.3.3

9、 项目软件设计采用文本编辑法采用文本编辑法,使用使用VerilogHDLVerilogHDL语言描述六十进制计数器语言描述六十进制计数器:4.4 项目实施与调试4.4.1 4.4.1 项目项目实施实施4.4.2 4.4.2 项目调试项目调试4.4.1 项目实施一、设计一、设计输入输入建立建立工程工程建立设计建立设计文件文件二、设计二、设计处理处理三、设计三、设计校验校验四、器件编程四、器件编程4.4.2 项目调试一、电路调试一、电路调试()根据项目需要引入根据项目需要引入HzHz时钟源时钟源;()接通电源接通电源,观察个数码管的显示状态观察个数码管的显示状态,是否随时是否随时钟的变化而进行计数

10、钟的变化而进行计数.二、故障分析与排除二、故障分析与排除数码管显示不正确数码管显示不正确故障原因故障原因:计数功能不正确计数功能不正确;故障排除故障排除:首先检查技术功能逻辑设计是否正确首先检查技术功能逻辑设计是否正确,如果如果不正确不正确,重新设计重新设计.数码管显示错位数码管显示错位故障原因故障原因:外围电路引脚配置错误外围电路引脚配置错误;故障排除故障排除:检查外围电路引脚配置顺序检查外围电路引脚配置顺序.4.5 项目总结与拓展4.5.1 4.5.1 项目项目总结总结4.5.2 4.5.2 项目拓展项目拓展4.5.1 项目总结掌握时序逻辑电路的计数器的设计掌握时序逻辑电路的计数器的设计掌

11、握时序逻辑电路的分频器的设计掌握时序逻辑电路的分频器的设计掌握时序逻辑电路的锁存器、寄存器和存储器设计掌握时序逻辑电路的锁存器、寄存器和存储器设计4.5.2 项目拓展采用原理图法采用原理图法,在原理图编辑器中绘制在原理图编辑器中绘制RSRS触发器的原理图结构触发器的原理图结构.采用原理图法采用原理图法,在原理图编辑器中绘制位锁存器的原理图结构在原理图编辑器中绘制位锁存器的原理图结构.采用原理图法采用原理图法,在原理图编辑器中绘制位寄存器的原理图结构在原理图编辑器中绘制位寄存器的原理图结构.设计实现设计实现D D触发器触发器.设计实现十进制计数器设计实现十进制计数器.设计实现分频器设计实现分频器.设计实现分频器设计实现分频器.设计实现带复位的分频器设计实现带复位的分频器.设计实现位锁存器设计实现位锁存器.设计实现带设计实现带OEOE控制端的位寄存器控制端的位寄存器.设计实现设计实现的的RAM.RAM.设计实现设计实现的的ROM.ROM.