电工学精品课件：第十一章 存储器与可编程逻辑器件.ppt

1、第十一章 存储器与可编程逻辑器件,第一节 存储器的概念 第二节 只读存储器 第三节 随机存取存储器 第四节 可编程逻辑器件,目录,存储器的概念,返 回,第一节 存储器的概念,返回,存储器（Memory）：数字系统中用于存储大量信息的大规模集成电路，是现代计算机的重要组成部分之一。 典型的存储器是由数以千万计的有记忆功能的存储单元构成，每一个存储单元都有惟一的地址代码加以区分，并能存储一位（或一组）二进制信息。,返回,半导体存储器分类：,按功能,只读存储器（ROM）,随机存取存储器（RAM）,只读存储器的结构 ROM的应用,返 回,第二节 只读存储器（ROM）,返回,ROM由存储矩阵、地址译码器

2、和读出电路三部分组成。,读出电路,存储矩阵,地,址,译,码,器,NM,一、只读存储器的结构,返回,1. 存储矩阵,存储矩阵是存储器的主体，由若干存储单元组成，每单元存放1位二进制数。,存储容量NM,一条指令或一个数据用M位二进制数表示，称为一个字，M为字长。 W0WN1为地址选择线（字线）。 D0DM1为数据线（位线）。,返回,W0,W1,W2,W3,D0,D1,D2,D3,1,1,1,0,1,1,1,0,0,1,0,0,1,1,1,0,D0,由二极管或三极管制成的存储单元在制造ROM时便已将已知的数据或指令存放其中，使用时只能读取，而不能修改。,存储矩阵是一个“或”逻辑阵列,返回,2. 地址

3、译码器,地址译码器是一个“与”逻辑阵列,返回,地址译码器有n条地址线（A0Anl），可译出N条字线， N=2n。它们作为译码器的输入变量，可组成N=2n个最小项，所以地址译码器也称最小项译码器。但同一时间只能有一条字线（即一个地址）有效。,3. 读出电路,读出电路通常是由三态“非”门组成的数据总线，它一方面可增强ROM的带负载能力，另一方面当ROM不输出数据时，总线上可传输其它部件中的数据。,返回,导通,1 1 0 1,导通,ROM的工作过程,返回,二、ROM的应用,排队组合电路 电路的功能：输入信号A、B、C通过排队电路后分别由YA、YB、YC输出。但在同一时刻只能有一个信号通过，如同时有两

4、个或两个以上的信号输入时，则按A、B、C的优先顺序通过。,列出排队电路的真值表,可得最小项逻辑函数,返回,ROM阵列图,设三个输入信号作为地址译码器的输入端，设4条位线分别为D3YA，D2YB，D1YC，D00，得到ROM阵列图 。,随机存取存储器的结构 RAM集成芯片 RAM的应用,返 回,第三节 随机存取存储器（RAM）,返回,一、随机存取存储器的结构,RAM的形式与ROM相似，只是多了读写控制部分，且输出端是双向数据总线。,1. 存储矩阵,结构形式与ROM相似，但存储的信息是由外部输入的，不是制造时固有的。 由于所用存储单元的电路不同，RAM可分静态RAM和动态RAM： 静态RAM 存入

5、信息后只要不断电，信息一直保存。静态RAM集成度低，使用方便，用于小容量器件。 动态RAM 采用电容存储信息，由于漏电，信息易丢失，所以必须辅以动态刷新电路来恢复信息。动态RAM集成度高，功率小，使用复杂，用于大容量器件。,返回,2. 地址译码器,与ROM一样，也是N选一译码器。,3. 读/写控制电路,当R/W1时，执行读操作，存储器通过双向数据总线向外部输出（O）数据； 当R/W0时，执行写操作，外部数据通过同一条总线存入（I）RAM。,4. 片选控制,当CS1时，RAM执行操作， 当CS0时，各片I/O线呈高阻状态，此时RAM被禁止读/写操作。,返回,返回,二、RAM集成芯片,容量：2K8

6、211字 8位,A0A10 地址线,D0D7 数据线,片选信号低电平有效,读/写控制端0 写 1 读,输出使能控制低电平有效,返回,6116的工作情况有三种,返回,三、RAM的应用,位数扩展,用1K1位的RAM芯片组成存储容量为4K8位的RAM电路。,用8片1K1位的RAM进行位扩展，组成1K8位的RAM，也称为一页面。,容量为1K1位的RAM，可存储1024个字，每个字仅有1位。若要组成容量为4K8位的RAM，即能存储4096个字，每个字的字长为8位，则须进行位扩展及字扩展。,返回,1K1 RAM 1 I/O,1K1 RAM 2 I/O,1K1 RAM 8 I/O,返回,字数扩展,可编程逻辑

7、阵列 可编程阵列逻辑 通用阵列逻辑,返 回,第四节 可编程逻辑器件,返回,可编程逻辑器件（简称PLD）是可由用户编程、配置的一类逻辑器件的泛称。 PLD是由可编程的“与”阵列和可编程的“或”阵列组成:,固定连接,用户定义 编程点,不接通,Y=AC,Y=B+C,一、可编程逻辑阵列PLA,PLA和一般ROM电路相比， 其相同点为：均由一个“与”阵列和一个“或”阵列组成。 其不同点则在它们的地址译码器部分： 一般ROM用最小项来设计译码阵列，而PLA是先经过逻辑函数化简，再用最简与或表达式中的与项来编制“与”阵列。,完成同样功能的PLA结构比ROM结构更加简单。,返回,返回,第一节中的“排队电路”,

8、化简逻辑函数,1,A,1,B,1,C,&,&,&,&,&,&,1,YA,YB,1,YC,1,若用ROM实现，共需31个元件。 若用PLA实现，只用了9个元件。,返回,二、可编程阵列逻辑(PAL),返回,可编程阵列逻辑（PAL）是在PLA基础上改进得到的，在阵列控制方式上作了较大的改进，并采用熔丝式双极型工艺，所以在操作的简便性、编程的灵活性和速度方面都比PLA有了较大的提高。PAL可以取代常规的中、小规模集成电路，其通用性比非可编程的TTL、CMOS等逻辑器件更强。,三、通用阵列逻辑（GAL）,返回,通用逻辑阵列（GAL）是一种可多次编程、可电擦除的通用逻辑器件。,GAL电路功耗比PAL低，兼容性强，能快速的擦除和编程，是一种理想的硬件加密电路。 使用GAL芯片需要有特殊的开发器，需要一定的经费，但对系统设计带来了体积小、可靠性高、设计灵活、保密性强等优点，因此目前使用较广泛。,