电工学精品课件:第八章 触发器和时序逻辑电路.ppt
- 【下载声明】
1. 本站全部试题类文档,若标题没写含答案,则无答案;标题注明含答案的文档,主观题也可能无答案。请谨慎下单,一旦售出,不予退换。
2. 本站全部PPT文档均不含视频和音频,PPT中出现的音频或视频标识(或文字)仅表示流程,实际无音频或视频文件。请谨慎下单,一旦售出,不予退换。
3. 本页资料《电工学精品课件:第八章 触发器和时序逻辑电路.ppt》由用户(金钥匙文档)主动上传,其收益全归该用户。163文库仅提供信息存储空间,仅对该用户上传内容的表现方式做保护处理,对上传内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(点击联系客服),我们立即给予删除!
4. 请根据预览情况,自愿下载本文。本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
5. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007及以上版本和PDF阅读器,压缩文件请下载最新的WinRAR软件解压。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 电工学精品课件:第八章 触发器和时序逻辑电路 电工学 精品 课件 第八 触发器 时序 逻辑电路
- 资源描述:
-
1、第八章 双稳态触发器和时 序逻辑电路,第一节 基本双稳态触发器 第二节 钟控双稳态触发器 第三节 寄存器 第四节 计数器 第五节 集成计数器,习 题,目录,第一节 基本双稳态触发器,时序逻辑电路的概念 基本RS触发器,返 回,时序逻辑电路与输出状态不仅与输入变量有关,而且还与系统先前的状态有关。,时序逻辑电路的特点:,包括组合逻辑电路和具有记忆功能的电路或反馈延迟电路。 输入、输出之间至少有一条反馈路径。,触发器是时序逻辑电路的基本单元,是一种具有记忆功能的逻辑电路。能够储存一位二值信号。,一、时序逻辑电路,返回,双稳态触发器的特点:,具有两个能自行保持的稳定状态; 根据不同的输入信号可以置成
2、“1”状态或“0”状态; 在输入信号消失后,如果没有新的信号输入,能够保持原状态,直至下一个新的信号输入为止。,返回,二、基本RS 触发器,0,1,1,0,不 变,*不 定,RD0,SD=1 触发器复位为0态,称RD为复位端;RD1,SD=0 触发器置位为1 态,称SD为置位端。,1,0,0,1,0,1,1,0,1,Q,Q,RD、SD同为1, 触发器保持原状态; RD、SD同为0,触发器状态无法确定,此情况应避免。,返回,与非门组成的RS触发器为负脉冲有效。,基本RS触发器的约束条件是 RDSD1,逻辑符号,负脉冲有效,基本RS触发器的优点: 结构简单,具有记忆功能。,基本RS触发器的缺点:
3、输出直接受输入控制,具 有不定状态。,返回,第二节 钟控双稳态触发器,钟控RS 触发器 J K 触发器 D触发器 TT 触发器 触发器逻辑功能的转换 触发器应用,返 回,一、钟控RS 触发器,为使触发器能按要求在某一时间翻转,外加一时钟脉冲CP来控制。,1,0,不定,CP=0,,CP=1,,Qn,0,C、D门 被封锁;,1,复位端RD、置位端SD负脉冲有效,不受CP控制 。,返回,CP1时,触发器才能翻转。 CP控制触发器的翻转时刻,R、S控制触发器的翻转状态。 钟控RS 触发器为正脉冲有效。,逻辑符号,钟控RS触发器的约束条件是 RS0,返回,例1、已知钟控RS触发器(正脉冲有效)的输入信号
4、RD、 R、S波形如图,试画出Q的波形。,Q,1,2,3,4,R,S,RD,返回,例2、由钟控RS触发器组成的T触发器如图所示,可完成计数功能,试分析其逻辑功能。,解:,RQ,可见,CP脉冲来一个,触发器翻转一次,即T触发器可记录CP脉冲个数。,要求CP脉冲宽度要小于触发器翻转所需时间,否则在一个CP作用期间,触发器可能翻转多次,即“空翻”。,钟控RS触发器的CP对触发器 的控制是在一个时间间隔内,而不是 控制在某一时刻。,返回,二、主从型J K 触发器,主从型J K 触发器由主触发器和从触发器组成,主触发器和从触发器时钟信号反相.,显然,输出状态在CP下降沿到达时改变。因此,这种触发器为下降
5、沿触发。,返回,0,1,Qn,复位端RD、置位端SD负脉冲有效,不受CP控制 。,返回,主从型JK 触发器将触发器的翻转控制在CP下降沿这一时刻。 主从型JK 触发器无不定状态,组成计数电路,可克服空翻。,主从型JK 触发器存在一次翻转的问题。即主触发器在CP1 期间只能翻转一次,要求J、K 状态在CP1期间不能变化。,逻辑符号,负脉冲有效,下降沿触发,返回,例3、已知JK触发器(下降沿触发)的输入信号J、K 波形如图,试画出Q的波形(Q初始状态为0)。,Q,1,2,3,4,J,K,返回,例4、已知各触发器的初态均为0,A、CP 波形如图,试画出Q波形。,CP,A,CP,A,Q,返回,三、D触
6、发器,&1,&4,&3,&2,CP,D,Q,Q,D,D,D,SD,置1阻塞线,置0阻塞线,置0维持线,置1维持线,&6,&5,0,1,D触发器仅在CP前沿到达时翻转,是边沿触发器。,返回,逻辑符号,D 触发器无不定状态;克服空翻、一次翻转现象。,Q,D触发器的输出状态仅取决于CP上升 沿到达时刻输入的状态。,返回,例5、已知各触发器的初态均为0,A、B 波形如图,试画出Q1、Q2波形。,A,B,A,B,Q1,Q2,Q2= D2 = Qn1,返回,四、TT 触发器,T触发器,T 触发器,返回,五、触发器逻辑功能的转换,JK D 触发器,JK T 触发器,返回,D T触发器,D JK 触发器,返回
7、,常用触发器集成电路(TTL),六、触发器应用,返回,74LS175外部引线图,4D 触发器,74LS175,公共CP、RD端,返回,四 人 抢 答 电 路,74LS175,CP,&3,+5V,+5V,D1,L1,CP,R,R,&1,&2,L2,L3,L4,D2,D3,D4,Q1,Q2,Q3,Q4,返回,例6、已知各触发器的初态均为0,D、RD 波形如图,试画出Q1、Q2波形。,RD,Q1,Q2,CP,返回,例7、已知各触发器的初态均为0,A、B、C 波形如图,试画出Q波形。,J,K,Q,返回,第三节 寄 存 器,数码寄存器 移位寄存器 集成寄存器,返 回,一、数码寄存器,寄存器是用于存放各种
8、数码和指令的时序电路。由N个触发器组成的寄存器,能存储N位二进制代码。 按功能分为数码寄存器和移位寄存器。,数码寄存器寄存数码时是从存入端同时存入,取出时又同时从取出端取出,所以又称为并行输入并行输出寄存器。,返回,清零,寄存,取出,返回,二、移位寄存器,移位寄存器按移位方向不同又分为左移、右移和双向移位三种。,1,1,0,1,0,0,1,1,1,返回,常用寄存器集成电路,返回,三、集成寄存器,返回,右移串行输入,右移串行输入,控制端,输出端,时钟,清零,并行输入,返回,用两片74LS194接成8位双向移位寄存器,R QA QB QC QD L 74LS194 CP A B C D CLR,R
9、 QA QB QC QD L 74LS194 CP A B C D CLR,S1 S0,S1 S0,第四节 计数器,异步二进制计数器 同步二进制计数器 十进制计数器,返 回,计数器是统计输入脉冲个数的逻辑部件。除用于直接计数外,还可以用于定时、分频、产生节拍脉冲以及进行数字运算等等。,按计数功能分类,加法计数器,减法计数器,可逆计数器,按数制分类,二进制计数器,二十进制计数器,按触发器翻转次序分类,同步式计数器,异步式计数器,返回,一、异步二进制计数器,异步二进制加法计数器,0,012345670,0 0,0,0,1,0 1,0,1,1,1,1,1 0,0,0,0,0,1,1,1,0,0 0
展开阅读全文