第12章SoC测试.PPT

1、2020/4/6,南京航空航天大学,1,VLSI测试方法学 和可测性设计,教师：吴宁,南京航空航天大学 信息科学与技术学院 电子工程系,2020/4/6,南京航空航天大学,2,南京航空航天大学 信息科学与技术学院 电子工程系,第12章 SoC测试,12.1 简介 12.2 SoC测试的基本问题 12.3 概念性的SoC测试结构 12.4 测试策略 12.5 IEEE P1500 标准 12.6 SoC测试在探索,2020/4/6,南京航空航天大学,3,南京航空航天大学 信息科学与技术学院 电子工程系,12.1 简介,过去大多数电子系统由一个或多个电路板组成，每个电路板上又有多个集成块。当今的I

2、C设计技术和制造工艺可以把多个这样的系统集成在单个IC上，这就是所谓的SoC芯片。 在SoC系统设计中，元件是核，不管核以什么形式给出，它们仅仅是一种设计描述，还没有经制造和测试。因此核用户负责整个系统芯片的制造和设计。测试不仅仅是对核与核连接的测试，还有对核本身的测试。 对SoC核的测试就不单纯是对这些不同类型器件的ASIC测试方法的组合，还有一系列其他棘手的问题，如嵌入核的测试存取、测试控制及测试观察、测试开发语言等问题。,2020/4/6,南京航空航天大学,4,南京航空航天大学 信息科学与技术学院 电子工程系,12.2 SoC测试的基本问题,SoB测试与SoC测试的区别： SoB上的元件

3、都是制造好的、经过测试的IC元件，而SoC上的元件是未经制造和测试的核，都是虚拟的元件。 SoB测试负责测试IC之间的连接中出现的缺陷。而SoC测试不仅要负责核之间互连逻辑和互连线的测试，还特别要负责核的测试。 IC之间的连接具有较好的可控性和可观性，而核的内部及其连接之间缺少直接的可控性和可观性。从而导致了SoC的测试要比SoB测试复杂得多。,2020/4/6,南京航空航天大学,5,南京航空航天大学 信息科学与技术学院 电子工程系,(a)板上系统(SoB),(b)片上系统(SoC),图12.1 SoB与SoC测试的比较,2020/4/6,南京航空航天大学,6,南京航空航天大学 信息科学与技术

4、学院 电子工程系,12.2.1 SoC核的分类,图12.2 SoC的结构,2020/4/6,南京航空航天大学,7,南京航空航天大学 信息科学与技术学院 电子工程系,1)软核：以可综合的RTL描述形式或生成的库单元的网表形式向用户提供的可复用模块。用户负责核的实际应用和版图。 2)固核：通过布局布线对面积和性能进行结构上和拓扑图上优化的可复用模块。固核以可综合的代码或生成库单元的网表形式向用户提供。 3)硬核：按照性能、功率、面积已经优化并映射到特定工艺的可复用模块。硬核以完全的布局、布线网表或固定的版图形式向用户提供，但用户不能修改。,2020/4/6,南京航空航天大学,8,南京航空航天大学

5、信息科学与技术学院 电子工程系,表12.1 可复用核的分类,2020/4/6,南京航空航天大学,9,南京航空航天大学 信息科学与技术学院 电子工程系,12.2.2 SoC测试问题,目前SoC测试还存在着如时序再验证、缺少扫描和内建自测试、不同IP核不同测试方法结合、高速测试、可控性、可观性、测试复用、混合信号测试等一系列问题有待解决。,SoC测试的另外一个重要问题就是核之间连接和“glue”逻辑的测试问题。即使核已具有BIST测试或者其他测试结构，核使用者还应该完成互连逻辑和互连线的测试生成。,2020/4/6,南京航空航天大学,10,南京航空航天大学 信息科学与技术学院 电子工程系,12.2

6、.3 存取、控制和隔离,存取：在核的输入施加设计好的激励信号而在核的输出 获取测试响应，某种程度上与传统的术语可测性和可控性相同。 控制：使得某种方式的测试功能起作用或不起作用。 隔离：把核的输入、输出端口与连接到这些端口的其他 逻辑(或核)进行分离。,2020/4/6,南京航空航天大学,11,南京航空航天大学 信息科学与技术学院 电子工程系,图12.3 通过边界扫描测试存取端口的SoC测试控制,2020/4/6,南京航空航天大学,12,南京航空航天大学 信息科学与技术学院 电子工程系,图12.4 采用多路选择器可以实现核的隔离,2020/4/6,南京航空航天大学,13,南京航空航天大学 信息

7、科学与技术学院 电子工程系,12.3 概念性的SoC测试结构,Zorian等提出了SoC核概念性的测试结构，需要下列硬件元件：,测试源和测试收集：测试源是为嵌入核生成测试激励，而测试收集是把核的测试响应与理想的响应进行比较。 测试存取机构：测试存取机构起到传输测试数据的作用，它把测试激励从测试源传输到被测核的测试壳，把核的测试响应从测试壳传输到被测核的测试收集。 测试壳：测试壳是核与核的周边电路接口，测试存取机构和IC的其他部分要访问核的内部，必须通过它。,2020/4/6,南京航空航天大学,14,南京航空航天大学 信息科学与技术学院 电子工程系,图12.5 核的测试结构,2020/4/6,南

8、京航空航天大学,15,南京航空航天大学 信息科学与技术学院 电子工程系,12.3.1 测试源和测试收集,测试源是为嵌入核生成测试激励，而测试收集是把核的测试响应与理想的响应相比较。,测试源和测试收集可以由片外的ATE来完成，也可以由片内的内建自测试来完成。测试源和测试收集不必是同一形式。,2020/4/6,南京航空航天大学,16,南京航空航天大学 信息科学与技术学院 电子工程系,12.3.2 测试存取机构,测试存取机构起到传输测试数据的作用，它把测试激励从测试源传输到被测核的测试壳，把核的测试响应从测试壳传输到被测壳的测试收集。,测试存取机构的两个关键参数： 宽度：测试存取机构传输数据的能力。

9、 长度：测试存取机构连接源/收集和核之间的物理距离。,2020/4/6,南京航空航天大学,17,南京航空航天大学 信息科学与技术学院 电子工程系,设计核的测试存取机构需要考虑的问题：,测试存取机构是复用已有的功能电路来传输测试数据还是附加测试存取硬件； 测试存取机构是通过SoC上其他模块还是绕过这些模块； 每一个核是具有一个单独的测试存取机构还是多个核共用一个测试存取机构； 测试存取机构仅仅是一个测试信号传输载体还是包含智能测试控制功能。,2020/4/6,南京航空航天大学,18,南京航空航天大学 信息科学与技术学院 电子工程系,2020/4/6,南京航空航天大学,19,南京航空航天大学 信息

10、科学与技术学院 电子工程系,12.3.3 测试壳,测试壳的功能是通过提供测试、诊断和正常几种功能方式的切换，来实施核测试、互连测试和隔离功能。,正常方式。在此方式下，对于核与其他电路的互相作用，测试壳是透明的。 内部测试方式。在此方式下，测试壳起到连接测试存取机构和核的作用，以传输测试数据。 外部测试方式。在此方式下，测试存取机构提供测试数据，以测试UDL和核之间的互连。,2020/4/6,南京航空航天大学,20,南京航空航天大学 信息科学与技术学院 电子工程系,测试壳的组成： 一个测试壳指令寄存器(Wrapper Instruction Register，WIR)。 多个壳单元。 一个旁路寄

11、存器，起到对串行测试存取机构的旁路作用。 各种单元和多路选择电路的连接线，以选择测试壳的各种工作方式。,2020/4/6,南京航空航天大学,21,南京航空航天大学 信息科学与技术学院 电子工程系,图12.7 IEEE P1500测试壳,2020/4/6,南京航空航天大学,22,南京航空航天大学 信息科学与技术学院 电子工程系,12.4 测试策略,12.4.1 核的非边界扫描测试,图12.8 核的非边界扫描测试,2020/4/6,南京航空航天大学,23,南京航空航天大学 信息科学与技术学院 电子工程系,图12.8c中，测试壳的多路选择器分别是m1，m2，m6表12.2列出了WIR的6个指令及相应

12、的对多路选择器的设置。,2020/4/6,南京航空航天大学,24,南京航空航天大学 信息科学与技术学院 电子工程系,DATS的结构如图12.9所示。其内容是修改核的输入、输出脚，把它们映射到芯片引脚上。,图12.9 直接存取测试机理,2020/4/6,南京航空航天大学,25,南京航空航天大学 信息科学与技术学院 电子工程系,图12.10 80c51 核,2020/4/6,南京航空航天大学,26,南京航空航天大学 信息科学与技术学院 电子工程系,图12.11 DTAS应用举例,2020/4/6,南京航空航天大学,27,南京航空航天大学 信息科学与技术学院 电子工程系,12.4.2 核的边界扫描测

13、试策略,IEEE 1149.1提供了一种边界扫描测试结构，它集成了对内扫描、边界扫描、内建自扫描和仿真特征等结构的存取功能。 IEEE 1149.1这种结构包含了一个测试存取端(TAP)、一个指令寄存器和多个数据寄存器。,核的测试结构基于边界扫描的优点是结构好、通信协议标准化、易于理解，缺点是每一个核和核之间的互连测试都要经过边界扫描，测试时间非常长，不可能进行高速测试。,2020/4/6,南京航空航天大学,28,南京航空航天大学 信息科学与技术学院 电子工程系,图12.12 包含4个TAP的IC举例,2020/4/6,南京航空航天大学,29,南京航空航天大学 信息科学与技术学院 电子工程系,

14、图12.13 插入测试存取端口后的结构,2020/4/6,南京航空航天大学,30,南京航空航天大学 信息科学与技术学院 电子工程系,图12.14 可复用的TML结构,2020/4/6,南京航空航天大学,31,南京航空航天大学 信息科学与技术学院 电子工程系,12.5 IEEE P1500 标准,IEEE P1500标准的两个主要内容就是核测试语言和核测试结构。IEEE P1500 标准的核测试语言简称CTL，已经发展成为一个IEEE标准语言IEEE Std.1450。,CTL描述的三类信息： 测试数据，一种是数据特征，如类型、传输速率、值的稳定性等；另一种是测试方法学相关的信息。 核的不同构成

15、信息：测试方式信息，属性和协议的关联信息。 系统集成信息，连接相关的信息。,2020/4/6,南京航空航天大学,32,南京航空航天大学 信息科学与技术学院 电子工程系,CTL的内容： Signal结构块定义了原始核的每一个信号的名称、内部特征和外部特征。 CoreSignals保留着核级的信号和加入测试壳以后不可直接存取的核信号。 SignalGroups定义了信号的有用组合，供其他的测试图形和Timing结构体参考。 MaroDef包含着施加测试图形的协议。 Timing：每一个并行或者扫描的测试图形的矢量都有相应的Timing结构体，以定义每一个信号的波形。 PatternBurst：是一

16、系列可在核运行的图形，这些图形包含每一个图形目的和响应时序。 Pattern：测试核的测试数据。,2020/4/6,南京航空航天大学,33,南京航空航天大学 信息科学与技术学院 电子工程系,12.6 SoC 测试再探索,优化的DFT/BIST设计特征的结合 TAM测试策略的研发 SoC测试的集成和优化 高级测试综合 层次化测试结构复用,2020/4/6,南京航空航天大学,34,南京航空航天大学 信息科学与技术学院 电子工程系,处理器,带有 BIST 的ROM,带有 BIST 的RAM,Bus,数字 ASIC,控制 FSM,DSP,习题1.下图给出了一个SoC，其中系统测试由处理器实施。回答以下问题并给出理由：,（a）该处理器是否应当有自测试？ （b）如果该SoC有一个模拟模块，它是否能被测试？,