第1章 电路测试基础.ppt

1、第1章 电路测试基础,集成电路设计就是在五个因素之间的优化： 面积、速度、功耗、可测性设计、成本 可测性设计(DFT)技术方面的内涵： 1）插入逻辑结构使得电路容易测试 2）自动测试图形生成(ATPG),南京航空航天大学 信息科学与技术学院 电子工程系,1.1 验证、模拟和测试,在电路的设计生产各个过程中，检验电路所使用的方法和手段： 设计验证、模拟、仿真和测试。,第1章 电路测试基础,南京航空航天大学 信息科学与技术学院 电子工程系,1.1.1 验证 设计验证：电路未实现前所进行的测试。验证的目的是保 证所设计电路符合设计要求。,VLSI设计流程中对同一电路的多种描述（行为级、RTL级、门级

2、和版图级描述）表达了同一电路不同的方面，在不同项之间映射时可能会出现一些错误，每一阶段都应验证。,第1章 电路测试基础,电路设计可分为3个层次： 系统设计、逻辑设计、物理设计。 设计过程是使用EDA工具： 基于给定域和给定级的设计。,设计过程实质上反映了技术水平和EDA工具的运用程度。,设计的每一个阶段都应验证,南京航空航天大学 信息科学与技术学院 电子工程系,模拟：最常用的设计验证手段 （由EDA工具中的模拟器完成） 功能模拟 检验电路的每一个功能块是否达到设计的要求。是对电路无工作速度要求情况下所进行的验证，不考虑延迟效应。 时间模拟 用EDA工具库中的标准单元，对每个单元的基本逻辑功能及

3、其传播延迟都进行了描述，模拟时对电路中的各个门施加一定的延迟，然后与功能验证结合进行验证或单独进行验证。,第1章 电路测试基础,设计验证,南京航空航天大学 信息科学与技术学院 电子工程系,当产品制造出之后，通过施加激励和检查响应来验证产品。 与设计验证不同，生产测试用来验证产品制造的正确与否。 生产测试主要有两种方式： 参数测试(parametric testing) 验证电路的参数是否符合要求，如对电流和电压等参数进行测量。 功能测试 (functional testing) 是本课程研究的内容，包括对电路中出现的故障进行定义、故障建模与描述方法、故障检测方法等。 生产测试与设计紧密相关的内

4、容： （1）如何在设计阶段提供产品可测试的数据 （2）如何实现可测性设计 生产测试中，常用测试图形来检测电路中的故障和故障定位。 在早期的数字电路测试中，测试生成是在门级生成的，现在VLSI技术下，是可测试性设计(DFT)与产品设计同步进行。,1.1.2 生产测试,第1章 电路测试基础,南京航空航天大学 信息科学与技术学院 电子工程系,1.1.3 可测性设计（DFT） 采用可测性设计方法设计的电路，其内部嵌入测试机构，使得测试更为容易和高效，测试也成为设计优化的一部分。,第1章 电路测试基础,许多EDA工具可以自动完成DFT、BIST和ATPG任务,利用适于Verilog和VHDL语言的RTL

5、级可测性分析工具，检测编写的代码，可在逻辑综合和后续步骤之前发现并解决常见的设计结构问题： 异步置位/复位电路、门级或内部生成时钟、混合和时序反馈回路等。,南京航空航天大学 信息科学与技术学院 电子工程系,图(c) ATE测试,图(b) BIST测试,第1章 电路测试基础,第1章 电路测试基础,第1章 电路测试基础,1.1.4 仿真,1.1.5 验证与生产测试之比较,仿真验证系统是为芯片设计提供一个与真实环境相同或相似的验证环境，及早发现设计上的错误。 仿真研究的难点是建立优化的软硬件模型或模块，构造新的测试环境，实现测试开发平台、EDA工具和ATE之间各种测试生成和分析数据流无缝链接。,1.

6、2 故障及故障检测,1.2.1 故障检测的基本原理 在电路检测中，用故障来描述电路中的错误，用测试图形来检测故障。 电路设计和制造的正确与否是通过故障检测来实现的。 故障检测就是对输入端施加信号，观察输出响应，比较该输出响应和无故障时理想的输出响应。如果二者不同，则说明检测到电路故障。 测试的主要过程在于测试生成和测试施加。,南京航空航天大学 信息科学与技术学院 电子工程系,故障检测,第1章 电路测试基础,南京航空航天大学 信息科学与技术学院 电子工程系,固定型故障,此故障模型描述的失效机理：A与地短接时，不论何种逻辑信号加到与非门的输入端上，它实现的功能都从 变为Z=1。,(a),(b),第

7、1章 电路测试基础,图(a)为CMOS与非门的输入A接地故障，用s-a-0表示这个固定0故障（简记为A/0）。,图 (b)表示TTL反相器中输入固定为0的情形，描述这个现象的故障模型也是s-a-0故障，此故障使得输出保持逻辑1。,对于图(a) 的与非门电路：输入、无故障时的输出响应、故障类型及有故障的输出响应列表如下。,与非门的故障及故障检测,南京航空航天大学 信息科学与技术学院 电子工程系,有故障时的输出响应并非总是与无故障时的输出响应不同。 结论：一个故障可由多个测试图形检测到（如测试图形00,01,10都可以检测Z/0故障）；一个测试图形可用来检测多个故障，但不能故障定位（如测试图形11

8、可以检测Z/1,A/0,B/0故障） 。,第1章 电路测试基础,南京航空航天大学 信息科学与技术学院 电子工程系,1.2.2 测试图形生成和测试施加,寻找一个电路故障的测试图形的过程非常繁琐、费时。 实际的电路具有成千上万的门或线。对于组合电路，一个测试图形足以检测到一个故障；对于时序电路，需一组测试图形序列才可能检测到一个故障，因为对时序电路的故障效应进行传播前，需先把电路引导到确定状态。（看P.27 例，纠错）,第1章 电路测试基础,测试生成 产生测试图形的过程。有软件和硬件实现方法。 软件一般用EDA工具或用户开发的程序进行自动测试图形生成(ATPG)，采用确定性算法，测试代码少。硬件一

9、般采用内建自测试(BIST)电路生成随机或伪随机测试图形。 测试施加 把生成的测试图形作为激励信号，施加到被测对象，然后分析判断的过程。 施加的方式： 把BIST嵌入到功能电路；利用自动测试设备(ATE)。,1.3 失效、缺陷和故障,南京航空航天大学 信息科学与技术学院 电子工程系,第1章 电路测试基础,电路失效：由于某种原因使得电路不能正常工作。,缺陷：电路因物质方面的原因而改变了其本来的结构。 失效：物理缺陷在电路级的表达用失效方式来描述，失效方式又称为物理故障。 故障：失效方式在逻辑级和行为级则可建模为故障，这称为逻辑故障。,物理缺陷到故障的映射,第1章 电路测试基础,故障建模： 对电路

10、的缺陷先建立失效方式，再映射到逻辑级和行为级建立故障模型的过程。,缺陷和相应的故障模型并不一一对应。,1.3.1 物理缺陷,南京航空航天大学 信息科学与技术学院 电子工程系,第1章 电路测试基础,缺陷实例,缺陷的形成与IC的制造工艺有关。,1.3.2 失效方式,大多数的失效机理可在电路级描述，其模型就是失效方式。 最常见的失效方式是互连线短路、开路或参数改变。,1.3.3 故障,失效方式在逻辑级和行为级按不正确的信号值来描述，表达形式就是故障模型，它通过在电路或系统中信号所衍生的变化也即电路的逻辑行为来描述失效效应。,常见的故障模型,第1章 电路测试基础,故障是一种模型，它通过电路的逻辑行为来

11、描述失效效应。,南京航空航天大学 信息科学与技术学院 电子工程系,1.3.4 故障、失效和缺陷的关系,缺陷是电路物理结构上的改变，失效方式是失效机理在电路级的描述，故障是失效模型在逻辑级和行为级的描述。 故障，从技术角度来讲是一个独立的概念，用它来描述缺陷。作为一个模型，不必对一个缺陷完全、准确地反映。 电路检测中采用的是故障模型，而非失效方式。,1.4 经典故障模型,1.4.1 SSA故障,电路中某个门的一根输入或输出线固定于逻辑1或0的缺陷，用单固定型故障(single stuck-at fault)模型描述，简称SSA故障。,南京航空航天大学 信息科学与技术学院 电子工程系,SSA是标准

12、故障模型，用于检测电路的“错误”十分有效。其有用性表现在： （1）SSA故障模型表示了许多不同的失效方式； （2）SSA故障模型是与工艺无关的故障模型； （3）基于SSA故障的测试图形可以检测许多非经典性故障； （4）SSA故障模型的数目比其他类型的故障模型的数目少，通过故障化简方法此数目还可以减少； （5）可以用SSA故障表达其他类型的故障。,南京航空航天大学 信息科学与技术学院 电子工程系,关于SSA，有如下两条检测定理： 定理1.1 对于一个无扇出的组合电路C，能够检测C的所有原始输入端SSA故障的测试集，也可以检测C中所有的SSA故障。 定理1.2 对于一组合电路C，能够检测C的所有原

13、始输入端和扇出分支上SSA故障的测试集，也可检测C中所有的SSA故障。,1.4.2 MSA故障,电路中故障的数目随线条m的条数呈指数增加，m条线可能有 个SSA故障，N条线中m重线的总个数为：,如果一根以上的线同时固定于逻辑1或0，这样的缺陷可用多重固定型故障模型描述，简称MSA故障。,南京航空航天大学 信息科学与技术学院 电子工程系,m重故障数为 ， N条线中可能存在的MSA故障的总个数为：,电路中N条线的SSA、MSA故障的数目,影响MSA故障测试的主要因素 原始输入的个数和重聚的扇出点的个数,大部分MSA故障能由SSA故障的测试图形集检测到。就组合电路有以下结论： （1）对于非冗余的两级

14、电路，任意一个测试SSA故障的完全测试集可测试所有的MSA故障; 一个包含不可检测固定性故障的组合电路称作是冗余的，因为总可以通过移除一个门或是门的输入来简化电路。 （2）对于无扇出的电路，任意一个测试SSA故障的完全测试集可以测试所有的两重和三重故障（内部与根都没有扇出）； （3）对于内部无扇出的电路（只有电路的原始输入才可能是根），测试SSA故障的完全测试集，同时也可测试至少98%的重数小于6的MSA故障； （4）对于无扇出的所有原始输入和电路C中所有扇出分支上的MSA故障，能够测试它们的完全测试集也能测试C所有的MSA故障； （5）对于内部无扇出的电路C，任意一个测试SSA故障的完全测试

15、集可以测试C中所有的MSA故障（除非它包含P34的电路，这个电路是个故障冗余电路，ABCD=1001能检测到SSA故障(B/1)和(C/1)，但不能检测到（B/1,C/1)。,(故障)冗余电路,无扇出电路,若某个故障在输出端观测不到，称为故障湮没，又叫做故障冗余，电路为冗余电路。（如电路中的线8就是冗余的）,电路中门的输出仅是另一个门的输入。,重聚的扇出电路,电路中门的输出是另几个门的输入，输出后又汇聚在一个门上。,无扇出电路举例,南京航空航天大学 信息科学与技术学院 电子工程系,1.5.1 故障表 在对数字电路进行测试生成时，需先对测试工具提供电路（网表)的描述，然后对所有要检测的故障生成表

16、格，这就是故障表。例如，P35的电路以及表2.5。,1.5 故障的等效、支配和故障冗余,如果将能用相同的测试图形检测到的所有SSA故障只保留一个，则可以简化故障表。 也可以用故障等效和支配的概念来简化故障表。,例中， 故障A/0、B/0和H/0(两输入与门)的测试集(共7个)都相同，为： ABCDE=11000,11010,11011,11100,11101,11110,11111 称：A/0、B/0和H/0是等效故障。 故障C/1、D/1和F/1 (两输入或门)的测试集(共3个)相同，为： ABCDE=00001，01001，10001 称： C/1、D/1和F/1是等效故障。,结论（不证明

17、）： 任何一个N输入与(与非)门所有输入的s-a-0故障和输出的s-a-0故障(s-a-1故障)等效 任何一个N输入或(或非)门所有输入的s-a-1故障和输出的s-a-1故障(s-a-0故障)等效,= 故障等效的N+1个s-a故障之中的任意1个均可代表其他故障，则，简单门的故障表的长度从2(N+1)个(N+1个s-a-0, N+1个s-a-1)化简为(N+2)个(N+1个s-a-0等价于1个s-a-0, N+1个s-a-1，共1+N+1=N+2) 。 对反相器，输入端的s-a-0(s-a-1)故障与输出端的s-a-1(s-a-0)故障等效，4个故障等效为只有2个故障。,南京航空航天大学 信息科

18、学与技术学院 电子工程系,1.5.3 故障支配,定义：如果一个故障f1的测试集T1是另一个故障f2的测试集T2的子集，则说故障f2支配故障f1，即 。,定义表明，f1的测试集能够测试故障f2。因此生成了f1的测试图形后无需考虑f2的测试生成，支配故障f2可以从故障表中化简掉。,上例中，检测故障C/0的测试集是检测故障F/0的测试集的子集，故障F/0支配故障C/0，检测故障C/0的任何一个测试图形均可检测故障F/0。 （2输入或门的任一输入端S-a-0故障的测试图形可检测出输出端的s-a-0故障；2输入与门的任一输入端S-a-1故障的测试图形可检测出输出端的s-a-1故障；）,对故障表进行等效、

19、支配化简后= 结论：任意一个N输入的简单逻辑门只有(N+1)个s-a特征故障，只需(N+1)个测试图形就可检测它们（见P35 表）。,南京航空航天大学 信息科学与技术学院 电子工程系,2输入或门的任一输入端S-a-0故障的测试图形可检测出输出端的s-a-0故障；2输入与门的任一输入端S-a-1故障的测试图形可检测出输出端的s-a-1故障；,2输入与门,(1) a/0、b/0、z/0故障等效，测试图形11= 与门故障减至a/0、 a/1、b/1、z/1； (2) 检测a/1(b/1)的测试图形01(10)是检测z/1(00,01,10)的子集(z/1是支配故障) = 与门故障减至a/0、 a/1

20、、b/1；,结论： 2输入与门的故障表中只有(2+1)个s-a特征故障，只需(2+1)个测试图形(11,01,10)就可检测它们。,南京航空航天大学 信息科学与技术学院 电子工程系,1.5.4 故障表简化,南京航空航天大学 信息科学与技术学院 电子工程系,此表并不唯一，因为故障A/0和C/1可由同一个等效组中其他的故障代替。,1.5.5 检查点（检查点定律：一套简便的简化故障点的方法）,定义：组合电路中的原始输入和扇出分支称为检查点（右图）。,检查点定理：对组合电路，能够测试其中所有检查点SSA故障的测试图形，也可以测试电路中所有的SSA故障。,电路无故障时输出函数为 电路有故障8/1时的输出

21、函数为 ，即 。 故障8/1的效应在输出端观测不到，这种故障湮没称为故障冗余。,具有冗余的电路,1.5.6 故障冗余,任何一个信号如果经两个方向传播，都可能出现不一致情况，对于故障就可能把故障的效应湮没掉。 组合逻辑电路是非反馈电路，一个信号经两个方向传播，唯一可能的方式是重聚的扇出电路。,重聚 信号经过不同方式和路径传播后，几路信号又同时作为 一门电路的输入。,结论：对于组合电路，故障冗余只存在于重聚的扇出分支或路径上。,南京航空航天大学 信息科学与技术学院 电子工程系,结论：对于组合电路，故障冗余只存在于重聚的扇出分支或路径上。,南京航空航天大学 信息科学与技术学院 电子工程系,例， (a

22、)中的8线去掉用逻辑1代替、(b)中的13去掉用逻辑0代替时，对应电路实现的功能没改变，这两根线为故障冗余线，电路是具有故障冗余的电路。,1.6.1 桥接故障,当缺陷使两根或两根以上不相连的线短接在一起并形成线逻辑时，用桥接故障(bridging fault)模型来描述。 当桥接故障涉及的线条数r2时，则称该故障为多重桥接故障，否则为单桥接故障。,1.6 晶体管级故障模型,MOS电路常见故障：晶体管短路或开路，栅极、源极和漏极的开路，栅与漏、源或者沟道之间的短路。 因为：在所有的故障条件下MOS组合电路并不保持组合逻辑特性。这些缺陷不能用经典的故障模型在门级描述，需在晶体管级引入失效方式，进而

23、建立模型。,具有桥接故障的电路的行为与其采用的工艺有关。,桥接故障模型,A=0,B=1，p1导通N1截止， RP1很小RN1很大， p2截止N2导通，RP2很大RN2很小， 分压电路的D点值取决于RP1与RN2的关系。,B,A,CMOS电路中更复杂，线逻辑与驱动短接线的门的类型及门的输入有关。,如，门的类型是反相器，门的输入如下表所示。,用分压器来描述电路： A=B，输出值相等，检测不到桥接故障；,南京航空航天大学 信息科学与技术学院 电子工程系,SSA的测试集可以用来检测桥接故障。 检测桥接故障的方法还有穷举测试、电流测试。,1.6.2 NMOS电路的短路与开路故障,1 3 5 7 为开路故

24、障； G S短接； D S短接； 6 G D短接；,如图所示为E/D(增强型与耗尽型 )NMOS电路：,1 ：开路，s-a-1，输入A=0，Z=1； A=1，Z=1. 2 ：GS短接，s-a-0，输入A恒等于0，Z=1. 3：开路，s-a-1，输入A=0，Z=1； A=1，Z=1. 4：DS短接，s-a-0，输入A=0，Z=0； A=1，Z=0. 5：开路，浮栅，保持某态，当电荷泄漏完为1. 6：GD短接，输入A=0，Z=0；A=1，管子导通，Z应该为0，但是负载管的作用会使Z抬高，所以Z不确定。 7：开路：A=0，晶体管不导通，Z保持原态； A=1，Z=0。,南京航空航天大学 信息科学与技术

25、学院 电子工程系,1.6.3 COMS电路开路故障,恒定开路故障示意,恒定开路故障SOP非典型故障 CMOS电路中，上举或下拉晶体管的开路失效将导致反相器具有记忆元件的功能，对此类开路故障的检测需要专门的测试序列。,图(a)： 1 2 点故障的测试序列： A=0，1 4 5 6 测试序列： A=1，0,图(b)： A=1，B=0 N2导通，N1截止 P2截止，P1导通 =VOUT=1。 但是因为，VOUT保持。,南京航空航天大学 信息科学与技术学院 电子工程系,对于MOS管，恒定通（SON）描述以下几种情况。,MOS管的短路,短路和开路故障都要用电流测试方法来检测,1或4 处的短接使得A=0时

26、无效； （DS短路，GD短路） 2或3 处的短接使得A=1时无效； 5或6 处的短接使得Z随A变化；,1.6.4 CMOS电路的恒定通与短路故障,在晶体管级引入失效方式进而建立故障模型的方法- 优点：可以对物理缺陷更准确的表达， 缺点：提高了模型的复杂度，测试图形生成难度大。,G,D,S,有文献专门将晶体管漏源间的短路缺陷用恒定通故障描述。,南京航空航天大学 信息科学与技术学院 电子工程系,1.7.1 延迟故障,即使电路结构无误，信号传播的延迟也可能导致异常，此种情况用延迟故障(delay fault)来描述。 检测此类故障的最终目的：在设计的时钟频率下电路工作不出现异常。 延迟测试主要用两种

27、模型： （1）源于门的门延迟故障(Gate Delay Fault，GDF) （2）源于路径的路径延迟故障(Path Delay Fault，PDF),1.7.2 暂时失效,暂时失效不具有重复性，因此难以寻找其规律，对其研究也不如硬失效那样透彻。 不同数字元件都会有暂时失效现象，在存储器和微处理器中尤为突出。,1.7 其它类型故障模型,南京航空航天大学 信息科学与技术学院 电子工程系,电路的可测性是一个抽象的概念，涉及测试的各个方面。可测性的两个重要因素是可控性和可观性。 根据经验总结，可测性的电路应具有以下特征： 电路容易处于理想的初始状态（可控性）； 通过对电路的原始输入端施加测试图形，电

28、路的任意内部状态都容易设置（可控性） ； 通过电路的原始输出，电路的内部状态可唯一的确认（可观性） 。,可控性、可观性及可测性,逻辑可测性的计算机辅助度量(Computer Aided Measure for Logic Testability, CAMELOT)是一个确定性可测性分析方法。,衡量电路的可测性有很多方法，比较重要的是确定性分析方法和概率法。,南京航空航天大学 信息科学与技术学院 电子工程系,数字电路的各种模型和描述方法,在电路设计、制造、测试中，电路模型的表达方法对设计验证、故障模型建立和模拟方法、测试生成方法影响很大。 电路模型可分为内部模型和外部模型： 内部模型 在计算机内

29、部以数据结构和（或）程序方式表达 电路； 外部模型 用户使用的模型 数学等式表达方法(开关函数、有限状态机等） 表格表达方法（真值表、状态表） 图示表达方法（原理图、图、BDD图） HDL语言描述,南京航空航天大学 信息科学与技术学院 电子工程系,开关函数,定义：假定 代表n个逻辑变量，每个变量的取值为0或1， 则为 的开关函数。 函数f的取值为0或1，取决于 的赋值及其运算关系 。每个变量可取两个值，那么n个变量就有 个最小项，有 不同的开关函数。,1.开关函数的形式,(1)SOP与POS形式,如果开关函数由多个乘积(与运算)相加(或运算)组成，每一个乘积项由一系列变量的原码或反码相与而成，

30、这种形式称为开关函数的SOP(Sum of Products)的形式。,如果开关函数只用最小项的和来表示，则称为正交的SOP形式。,(2) 正交项,2.开关函数的Shanoon展开式,(3)正交的POS形式 如果开关函数只用最大项的与来表示，则称为正交的POS形式。,如果开关函数不是以正交形式表达，可用代数方式把它转化成为正交的POS或SOP形式，,南京航空航天大学 信息科学与技术学院 电子工程系,南京航空航天大学 信息科学与技术学院 电子工程系,(6) (7) (8) (9) (10) (11) (12) 如果 ，则有 (13) 如果 ，则有,逻辑函数的异或表达,可以用两级与和异或的电路来描

31、述任意逻辑函数。 逻辑函数的异或表达在电路测试中非常有用。,图,树 非循环图。具有一个输入度为0的根节点和多个输出度为0的末端节点，任意一个末端节点都是一个叶。 二进制树(binary tree)是树的一种特殊形式，特征是每一个内部节点的输入度为1而输出度只能是0、1或2。,南京航空航天大学 信息科学与技术学院 电子工程系,南京航空航天大学 信息科学与技术学院 电子工程系,BDD图（二叉判决图，Binary Decision Diagram）,BDD图是一种有向的非循环图形(Directed Acyclic Graph, DAG)来表达电路的布尔函数。 BDD图有一系列所谓的图形截断构成，每个

32、图形截断包括内部节点、分支和根节点，每一个内部节点对应一个输入变量，每一个输入变量有两个可能取值(0或1)。在图形上分别对应为左分支和右分支。 BDD图的构成方法是从上到下，通过简单的所谓图形截断步骤，在每一个节点根据输入值确定下面的图是经过左还是右分支，并确定输出值，函数的值就由出口分支得以确定。,图1.28 函数 的BDD图,南京航空航天大学 信息科学与技术学院 电子工程系,BDD图是用二叉树来表达电路的布尔函数。 BDD图的构成方法是从上到下，通过简单的所谓图形截断步骤，在每一个节点根据输入值（0或1）确定下面的图是经过左分支（0）还是右分支（1），并确定输出值，函数的值由出口分支得以确

33、定。,BDD图的另一个用途是用来进行测试生成。,南京航空航天大学 信息科学与技术学院 电子工程系,A CMOS complementary pair.,南京航空航天大学 信息科学与技术学院 电子工程系,本章小结,电路的测试涉及到设计、测试和生产的各个过程，而各个过程检验电路所用的方法和达到的目的各不相同，所采用的测试方法就不同。电路还未实现前所作的测试成为设计验证，也成为设计验证测试，目的是为了保证所设计的电路与设计要求相符合。 产品测试是基于故障的测试，首先建立的是故障的概念。缺陷是电路物理结构上的改变，在电路级表达是用失效方式来描述的，失效方式在逻辑级和行为级则建模为故障。 缺陷数目庞大而

34、且种类繁多，基于缺陷的数学分析难度和复杂程度非常高，故障测试分析中把缺陷从物理域映射到逻辑域和行为域，建立故障模型，这个过程实际上就是失效的检测过程，但故障不必对一个缺陷完全、准确地反应，其有用性在于检测故障。故障模型易于数学分析和处理。,经典的故障模型是固定型故障，与工艺无关，其测试图形可以检测许多非经典性故障，可以用SSA故障来表达其它类型的故障。基于这些类型的故障检测和分析一般是建立在门级。 CMOS设计和制造技术的不断发展和应用，还需研究晶体管级故障模型，典型的模型有一些开路和桥接故障、恒定通故障等。 大规模数字电路的故障表非常长，用故障等效和支配的方法来化简。 重聚的扇出电路可能导致故障冗余，这是组合电路测试生成的最大的难点所在。,南京航空航天大学 信息科学与技术学院 电子工程系,