电工与电子技术基础第2版课件第10章.ppt

1、第第10 10章章 门电路和组合逻辑电路门电路和组合逻辑电路10.1 概述概述 数字电子电路传输的信号是脉冲信号，它的信号是一种跃变的电压或电流信号，且持续时间极为短暂。图10-1所示的矩形脉冲中，A称为脉冲幅度，tP称为脉冲宽度，T称为脉冲重复周期，每秒交变周数f称为脉冲重复频率，脉冲宽度tP与脉冲周期T之比称为占空比。脉冲开始跃变的一边称为脉冲前沿，脉冲结束时跃变的一边称为脉冲后沿。前沿 后沿A tpT 图10-1 矩形脉冲第第10 10章章 门电路和组合逻辑电路门电路和组合逻辑电路10.2 门电路门电路 10.2.1 基本门电路1“与”门电路“与”门的逻辑关系是：只有当每个输入端都有规定

2、的信号输入时，输出端才有规定的信号输出。图10-2 “与”门电路&ABY+VCC(+12V)+3V0VYRVD1VD2AB0V+3V(a)(b)第第10 10章章 门电路和组合逻辑电路门电路和组合逻辑电路“与”逻辑关系又称为逻辑乘，其表达式为 Y=AB=AB“与”逻辑真值表ABY000010100111第第10 10章章 门电路和组合逻辑电路门电路和组合逻辑电路2“或”门电路“或”门的逻辑关系是：只要几个输入端中有一个输入端有规定的信号输入时，输出端就有规定的信号输出。将图10-4a是用二极管组成的“或”门电路。(b)图10-4 “或”门电路RVD1VD2VBB(12V)(a)1+3V+3VA

3、B0V0VYYAB第第10 10章章 门电路和组合逻辑电路门电路和组合逻辑电路“或”逻辑关系又称逻辑加，其表达式为 Y=A+B “或”逻辑真值表 ABY000011101111第第10 10章章 门电路和组合逻辑电路门电路和组合逻辑电路3“非”门电路“非”门电路是一种单端输入、单端输出的逻辑电路。“非”门的逻辑关系是：输入低电平0时，输出高电平1；输入高电平1时，输出低电平0。“非”逻辑关系称逻辑“非”，其表达式为AAY0110非门真值表a)1RCRb1Rb2AVBB图10-6 “非”门电路+VCCYb)AYVTY=第第10 10章章 门电路和组合逻辑电路门电路和组合逻辑电路 （1）“与非门”

4、电路 在一个“与”门的输出端再接一个“非”门，使“与”门的输出反相，就组成了“与非”门。“与非”门图形符号如图10-8所示。和“与”门逻辑符号不同的是在电路输出端加一个小圆圈。“与非”门逻辑表达式为：Y=（10-4）“与非”门逻辑关系总结为：“见0得1，全1得0”。图10-8 “与非”门逻辑符号&A BYAB第第10 10章章 门电路和组合逻辑电路门电路和组合逻辑电路(2)“或非门”电路 在一个“或”门的输出端再接一个“非”门，使“或”门的输出反相，就组成了“或非”门。“或非”门图形符号如图10-10所示。和“与非”门逻辑符号相似在电路输出端加一个小圆圈。“或非”门逻辑表达式为：Y=AB“或非

5、”门逻辑关系总结为：“见1得0，全0得1”。1ABY图10-10 “或非”门逻辑符号第第10 10章章 门电路和组合逻辑电路门电路和组合逻辑电路10.2.2 集电极开路门电路(OC门)两个TTL门的输出端不能直接并接在一起。因当一个门输出为高电平，另一个门输出低电平时，就会有一个很大的电流从截止门流到导通门，不仅会使该导通门的输出低电平抬高；且因功耗过大而损坏。为此专门设计一种输出端可相互连接的特殊TTL门电路集电极开路门电路。OC门可实现“线与”逻辑、逻辑电平的转换及总线传输。图10-13 OC门图形符号&ABCL第第10 10章章 门电路和组合逻辑电路门电路和组合逻辑电路 三态输出“与非”

6、门电路(简称三态门)是在“与非”门电路的基础上增加了控制端和控制电路而构成的。它的输出端除出现高、低电平外，还可以出现第三种状态高阻状态。三态门最重要的一个用途是可以实现由一根总线轮流传送多个不同的数据或控制信号，还可实现数据双向传送等。a）ABC&YYEN EN&b）图10-16 TTL三态输出“与非”门电路的图形符号ABC 10.2.3 三态输出“与非”门电路第第10 10章章 门电路和组合逻辑电路门电路和组合逻辑电路10.3 10.3 组合逻辑电路组合逻辑电路 由门电路组合而成，其任何时刻的输出仅与该时刻的输入组合有关，而与原来输出状态无关的电路称为组合逻辑电路。10.3.1 编码器 用

7、数字、文字和符号来表示某一对象或信号的过程，称为编码。在数字电路中，常采用二进制编码。二进制0和1两个数码，把若干个0和1按一定规律编排起来组成不同的代码(二进制数)来表示某一对象或信号。一位二进制代码有0和1，可以表示两个信号；两位二进制代码有00、01、10、11四种，可以表示四个信号；n位二进制代码有2n种，可以表示2n信号，这种二进制编码在电路上容易实现。第第10 10章章 门电路和组合逻辑电路门电路和组合逻辑电路1三位二进制(8线3线)编码器集成8线-3线优先编码器74LS148的外引脚图，如图10.20所示。15 13 12 11 10 9 16 8 1 2 3 4 5 6 7 +

8、VCCYEXYS I3 I2 I1 I0 Y0 I4 I5 I6 I7 S Y2 Y1 GND 图10-20 8线-3线编码器74LS14814 74LS148第第10 10章章 门电路和组合逻辑电路门电路和组合逻辑电路表10-4 74LS148功能表 注：表示任意态 输 入输 出YS10000000001 01 011 0111 01111 011111 0111111011111110111111111000011111100110011110101010111000000001011111111S0I1I2I4I3I5I7I6I2Y0Y1YEXY第第10 10章章 门电路和组合逻辑电路门

9、电路和组合逻辑电路2.二十进制（10线4线）编码器二十进制编码器是将十进制的十个数码0、1、2、3、4、5、6、7、8、9编成二进制代码的电路。输入09十个数码，输出对应的二进制代码，因2n10，n常取4，故输出为四位二进制代码。这种二进制代码又称二十进制代码，简称BCD码。集成10线4线先编码器为74LS147实现了这种编码，引脚图和逻辑符号如图10-21a、b所示。图10-21 10线-4线优先编码器74LS147 b）a）HPRI/BCD111213123451097614123456789124815 14 13 12 11 10 9 16 8 1 2 3 4 5 6 7 +VCCY3

10、NC I3 I2 I1 I9 Y0 I4 I5 I6 I7 I8 Y2 Y1 GND 74LS147第第10 10章章 门电路和组合逻辑电路门电路和组合逻辑电路逻辑功能表如表10-5所示。输 入输 出1 01 011 0111 01111 011111 0111111 0111111101111111101111111110011111111110000111111001100110 101010109I8I1I2I4I3I5I7I6I2Y0Y1Y3Y第第10 10章章 门电路和组合逻辑电路门电路和组合逻辑电路10.3.2 译码器与数字显示译码是将二进制代码作为输入信号，按其编码时的原意转变为

11、对应的输出信号或十进制数码。1.二进制译码器(1)二进制译码器是一种能把二进制代码的各种输入状态变换为对应输出信号的电路。图10-22所示电路是二位二进制(2线4线)译码器。第第10 10章章 门电路和组合逻辑电路门电路和组合逻辑电路状态表，如下表所示&A1 A0 图10-22 二位二进制（2线4线）译码器 Y0 Y1 Y2 Y3&11输 入输 出A1A00011010111101101101101112Y0Y1Y3Y第第10 10章章 门电路和组合逻辑电路门电路和组合逻辑电路（2）集成二进制译码器1）三位二进制译码器 图10-23a、b是三位二进制(3线8线)译码器74LS138的引脚图和图

12、形符号。其功能如表10-7所示。图10-23 3线8线译码器74LS138BINCOT12365415141312111097 b）&0 7 01234567G02 a）15 14 13 12 11 10 9 16 8 1 2 3 4 5 6 7 +VCCY1Y0 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 SB SC SA Y7 GND74LS138第第10 10章章 门电路和组合逻辑电路门电路和组合逻辑电路（3线8线）译码器74LS138的功能如表10-7所示。输 入输 出SA+A2A1A00111111111 0000000000001111001100110101010111011

13、1111111101111111111011111111110111111111101111111111011111111110111111111105Y7Y6Y4Y2Y0Y1Y3YBSCS第第10 10章章 门电路和组合逻辑电路门电路和组合逻辑电路2）8421BCD码二-十进制(4线10线)74LS42译码器 该译码器是将8421BCD码进行译码的电路，当输入信号为000010018421BCD码时，输出端 中，对应有一个输出为0，其余为高电平1；当输入10111111时，输出端均处于无效状态，即均悬空，即 全为高电平(自动拒绝伪码功能)。9Y9Y9Y0YBCD/DEC 1514131212

14、3456791011 图10-24 4线10线译码器74LS42 a）b）15 14 13 12 11 10 9 168 1 2 3 4 5 6 7 +VCCY1Y0 Y2 Y4 Y5 Y6 A0 A1 A2Y3 Y7 GND Y8 Y9 A30123456789124874LS420Y第第10 10章章 门电路和组合逻辑电路门电路和组合逻辑电路2.十进制译码显示器在数字仪表、计算机和其他数字系统中，常常需要把测量数据和运算结果用十进制数来显示。这就需用译码显示器把二十进制代码转换成能显示的十进制数。常用的显示器件有半导体数码管、液晶数码管和荧光数码管等。这里只介绍半导体数码管LED。它常采用

15、磷砷化镓做成PN结，当外加下向电压时，就能发出清晰的光。选择不同段的发光，可以显示不同的字形。如当a、b、c、d、e、f、g段全发光时，显示出8；b、c段发光时，显示1等。发光二极管的工作电压为1.53V，工作电流为几毫安到几十毫安，寿命很长。第第10 10章章 门电路和组合逻辑电路门电路和组合逻辑电路单个PN结可以封装成一个发光二极管，如图10-25a所示。多个发光二极管可以分段封装成半导体数码器，常将十进制数分成七段，如图10-25b所示。图10-25半导体发光管和共阴极七段数码管+a b c d e f g a b c d e f g a）b）第第10 10章章 门电路和组合逻辑电路门电

16、路和组合逻辑电路驱动七段半导体数码管的集成电路有4线7线译码驱动器74LS249，其外引脚图如图10-26所示。图中A3A0为信号输入端，ag为信号输出端。为试灯(各发光段)输入控制端，为灭灯输入控制端，为动态灭灯输入输出控制端。当 1、1时，根据8421BCD输入的编码，输出数码管相应的各段信号，点亮各段发光管，显示09十个数。其功能如表10-8所示。BILTBI/BOLTBI/BO15 14 13 12 11 10 9 16 8 1 2 3 4 5 6 7 +VCCA2A1 LT 图10-26 4线-7线译码/驱动器74LS249 A3 A0 g f aBI e GND d c bBO/B

17、I74LS249第第10 10章章 门电路和组合逻辑电路门电路和组合逻辑电路4线-7线译码驱动器74LS249功能表输 入输 出显示 A3A2A1A0a bcdefg11111111111011000000000111000001111001000110011001001010101011011111111111110101101011111001111100111110011011111111100101111101011001011001010110010000110111100001111101111000123456789暗8暗暗LTBIBI/BO第第10 10章章 门电路和组合逻辑电

18、路门电路和组合逻辑电路半导体数码管中七个发光二极管有共阴极和共阳极两种接法，如图10-27a、b所示。共阴极数码管中，当某一段接高电平时，该段发光；共阳极数码管中，当某一段接低电平时，该段发光。因此使用哪种数码管一定要与使用的七段译码显示器相配合。a c b d 图10-27 半导体数码管两种接法e f g +VCC a b d c e f g a）b）第第10 10章章 门电路和组合逻辑电路门电路和组合逻辑电路10.3.3 加法器1.二进制在计数制中，通常采用十进制，它用0、1、2、3、4、56、7、8、9十个数码来表示，并组成一个十进制数。但在数字电路中，为了与电路的两个状态0 0与1 1

19、相对应，常采用二进制，它只有0 0和1 1，两个数码。二进制是“逢二进一”，即1 11 11010，其中0 0是20位的系数，1是21位的系数，因此可以写作10101 1200 020，即二进制是以2为底的计数制。例如（110110110110）21 1251 1240 0231 1221 1210 020（54）10这样就将一个二进制数转换为一个十进制数。第第10 10章章 门电路和组合逻辑电路门电路和组合逻辑电路 由上可见，一个二进制数可以转换为一个十进制数，哪么一个十进制数又如何转换为二进制数呢？它可以采用一种“除2取余”的方法求得。即将一个十进制数不断地除2，直至余数为0，取出每次的余

20、数，然后将最后一次的余数顺序向前推到第一次的余数，排列起来组成一串二进制数，即为转换得到的二进制数。如十进制数54可用如下方法求得它的二进制数。（54）10（110110110110）2第第10 10章章 门电路和组合逻辑电路门电路和组合逻辑电路 2.全加器 在进行数据运算时，需要对多位二进制数相加，而数字电路中的运算是一位一位进行的。因此需要把某一位的A和B两个待加数相加，还要与来自低位来的进位数CI相加，这样才在本位得到一个和数S，并产生一位向高位的进位数CO。这种加法称为“全加”，实现这种逻辑功能的电路称为全加器。逻辑符号如图10-28所示，其逻辑状态表如表10-10所示。图10-28

21、一位二进制全加器逻辑符号 S CO CO CI CI B A 第第10 10章章 门电路和组合逻辑电路门电路和组合逻辑电路表10-10 全加器逻辑状态表 输 入输 出ABCISCO0000000110010100110110010101011100111111第第10 10章章 门电路和组合逻辑电路门电路和组合逻辑电路为提高运算速度，采用超前进位实现全加，74LS283四位二进制全加器就采用这种全加，其外引脚图和逻辑符号如图10-29a、b所示。该电路中只要分别接上四位二进制的被加数A和加数B，并接入最低位输入数CI0，则可由不得S3、S2、S1、S0得到四位二进制数的和数，并由CO3得到向高

22、位的进位数。AUL76314125215114113109 图10-29 四位超前进位全加器74LS283 a）b）15 14 13 12 11 10 9 16 8 1 2 3 4 5 6 7 +VCCB1S1 A1 B0 A0 CI0 B2 A2 S2S0 CO3 GND S3 B3 A3CI0A0A1A2A3B0B1B2B3S0S1S2S3CO374LS283第第10 10章章 门电路和组合逻辑电路门电路和组合逻辑电路10.3.4数据选择器在数字信号的传送过程中，有时需要从很多个数字信号中将其中一个需要的信号挑选出来，这就要用到选择数据的逻辑电路，叫数据选择器。图10-30a、b是8选1数

23、据选择器/多路转换器74LS151的引脚图和逻辑符号图。MUX71110943211514131256 图10-30 8选1数据选择器74LS151a）b）15 14 13 12 11 10 9 16 8 1 2 3 4 5 6 7 +VCCD2D3 D1 Y EN D4 D5 D6D0 A2 GND A1 A0 D70 7 Y0 201234567G74LS151Y Y 第第10 10章章 门电路和组合逻辑电路门电路和组合逻辑电路8选1数据选择器/多路转换器其功能表如表10-11所示。A2A1A0Y1000000000000111100110011010101010D0D1D2D3D4D5D

24、6D71ENY0D1D2D3D4D5D6D7D第第10 10章章 门电路和组合逻辑电路门电路和组合逻辑电路10.3.5数字比较器在一些数字系统，特别是计算机中经常需要比较两个数字的大小或者是否相等。完成这一功能所设计的逻辑电路称为数字比较器。首先让我们看一下两个一位数A和B相比较的情况。这时有三种结果。(1)AB：只有当A=1、B=0时，语句AB才为真(即AB=1)，可用与门来实现。(2)AB：只有当A=0、B=1时，语句ABA=BAB B2 A2 B0 GND A0 B1 A1 A3 AB PAB PA=B PABABPABPA=B1 00 1 A3=B3A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 1 00 1 A2=B2 A2=B2 A2=B2 A2=B2 A2=B2 A2=B2 A2=B2 1 00 1 A1=B1 A1=B1 A1=B1 A1=B1 A1=B1 1 00 1 A0=B0 A0=B0 A0=B0100 010001101010101000101010101000000000001