0402-Chip-RLC制程与不良品分析流程-版本2课件.ppt

1、Chip R/C 製程與原材不良分析流程製程與原材不良分析流程Prepared by:Hao-Yung(Josh)ChaoOutlineChip CapacitorChip Capacitor構造與製造流程構造與製造流程Chip ResistorChip Resistor構造與製造流程構造與製造流程信賴性測試項目信賴性測試項目 PCB Pad PCB Pad 設計設計 vs.vs.鋼版開孔設計鋼版開孔設計Chip R/CChip R/C不良原因分析魚骨圖不良原因分析魚骨圖Chip R/CChip R/C爬錫不良模式定義爬錫不良模式定義Chip R/CChip R/C不良來源及改善方法不良來源及

2、改善方法Chip R/CChip R/C原材不良分析流程原材不良分析流程 Conclusion 電鍍流程簡介電鍍流程簡介 Chip CapacitorChip Capacitor構造構造DC1C2C3C4ACapacitance Equation:(F/m)介電材料於外加電壓後,晶格內正電荷和負電荷背離移動,造成電雙極現象.cubicDeform每一層電極交錯長度誤差不可大於10 Microns.陶瓷基板為介電材料加上少許稀土元素 Example:BaTiO3+RuO2(藍色)內部電極可分為兩系列:貴重金屬:Ag/Pd Base Metal:Ni外部電極 I 為Ag 或 Cu.如果外部電極為C

3、u,則不可在空氣下燒結,因 Cu在空氣環境中加熱易氧化產生CuO,故須 於大氣壓10-610-7 Torr間生產.Chip CapacitorChip Capacitor材料及結構材料及結構5 micros2030 micros精密陶瓷的製造流程係先將介電材料粉體與黏結劑、分散劑、塑化劑等有機物攙配成漿料後，藉黏結劑作用使粉體能聚集在一起，而形成有足夠強度的生胚薄片，後續再經刮刀成型、燒結及品檢等製程後，即為精密陶瓷基板，成為被動電子元件的主要基材。Chip CapacitorChip Capacitor製造流程製造流程陶瓷基板成型流程陶瓷基板成型流程:Chip CapacitorChip C

4、apacitor製造流程製造流程製粉調漿製粉調漿MillingMilling測試測試&包裝包裝Testing&TapingTesting&Taping 端電極沾附端電極沾附TerminationTermination燒結燒結SinteringSintering切割切割CuttingCutting印刷印刷&疊層疊層&壓合壓合Printing&Stacking&laminationPrinting&Stacking&lamination薄帶成型薄帶成型Tape castingTape castingChip Resistor Chip Resistor 構造構造Structure 1.Cerami

5、c substrate(Al2O3)0.3 mm2.Top termination (Ag-Pd)11 m 3.Bottom termination(Ag-Pd or Ag)11 m 4.Resistive layer(RuO2)11 m 5.Glass layer(SiO2)11 m 6.Trimming cut7.Protective layer(epoxy)25 m 8.End termination (Ag-Pd or Ag or Ni-Cr)0.050.2 m9.Diffusion barrier(Ni)8 m 10.Solder plating(Sn)8 m 網印Resistive

6、 layer的厚度及精準度為25+/-4um.Chip resistor Chip resistor 製造流程製造流程RAW MaterialsIQCPrimary Electrode PrintingDryingResistor Body PrintingIn-process InspectionLaserTrimmingIn-processInspectionOver coating PrintingIn-processInspectionDryingDryingMarkingDryingFiringIn-processInspectionDryingFiringIn-processIns

7、pection“B”BreakIn-processInspection Electrode Ni-PlatingSputteringElectrode Tin-PlatingIn-processInspectionTesting&PackagingFQCStockIn-process Inspection“A”Break(CB)Back-side Electrode printingDrying Secondary Electrode PrintingMagnetic screenIn-process InspectionFiringFiringLaser切割是整排先量再切,切完後再量其電阻值

8、.Chip Capacitor信賴性試驗信賴性試驗Chip Resistor信賴性試驗信賴性試驗測試項目試驗條件方法規格規範電阻溫度係數(T.C.R)T.C.R.(ppm/oC)=(R2-R1)/R1(T2-T1)x 106T1:室溫之溫度T2:-55oC與+125oC之溫度Depends on ModelJIS-C5202-5.2短時間負荷施2.5倍額定電壓但不超過最大負荷電壓5秒,靜置30分鐘後再量測其阻值變化率.1.0%+0.05ohmJIS-C5202-5.5斷續負荷施3倍額定電壓但不超過最大負荷電壓1秒ON,25秒OFF,連續10,000次,靜置30分鐘後再量測其阻值變化率.5.0%

9、+0.1ohmJIS-C5202-5.8負荷壽命置於70+2oC的烤箱中施加額定電壓,90分鐘ON,30分鐘OFF,連續1000小時,靜置60分鐘後再量測其阻值變化率.0.5%,1%,2%,5%JIS-C5202-7.10耐濕負荷壽命置於40+2oC,9095%相對溼度的恆溫恆濕槽中施加額定電壓,90分鐘ON,30分鐘OFF,連續1000小時,靜置60分鐘後再量測其阻值變化率.0.5%,1%,2%,5%JIS-C5202-7.9溫度循環溫度循環連續進行5次後,靜置12小時後再量測阻值變化率.0.5%,1%,2%,5%JIS-C5202-7.4焊錫耐熱性浸於2 7 0+5oC的錫爐中1 0+1

10、sec.取 出 靜 置 6 0 分鐘再量測其阻值變化率.0.5%,1%,2%,5%JIS-C5202-6.10焊錫性浸於235+5oC的錫爐中2+0.5 sec.覆蓋面積95%以上JIS-C5202-6.11絕緣耐電壓將樣品置於治具上施以電壓一分鐘.無燒毀現象JIS-C5202-5.7絕緣電阻 將樣品置於治具上施以100VDC電壓一分鐘,測量電及與基板間之絕緣電阻值.1GohmJIS-C5202-5.6耐熱性試驗置於125+5oC的烤箱中100hrs,取出靜置1hr以上再量測阻值變化率.0.5%,1%,2%,5%JIS-C5202-7.2彎曲試驗將樣品焊接於測試基板上,待彎曲撓度達3mm時,量

11、測其阻值變化率.0.5%,1%,2%,5%JIS-C5202-6.1Testing substrate:Bending TestPCB Pad PCB Pad 設計設計 vs.vs.鋼版開孔設計鋼版開孔設計(0402 Chip)(0402 Chip)A=pad to pad 外距長B=pad長C=pad寬D=pad to pad內距長b=開孔pad長c=開孔pad寬d=開孔pad to pad內距長e=半圓直徑長(1/3)*Cf=半圓直徑長(1/3)*bBody SizePad SizeAperture pad sizeTypeLWABCDbcdefRemark0402422252202212

12、181818*T=0.12ADCBdfebcModel of Chip R/C Solder Wetting Good Poor Solder Cold Solder DewettingReflow temp.175183 oC183 oCFinalChip is pushed up Unequal solder wetting balance Lift up TensionNo intermetallic compound layerhSmall pad可能導致零件歪斜和焊接點強度降低.=Aperture間距大於Pad間距易產生墓碑.3.Material Issuecomponent con

13、tamination造成Root Cause:1.鍍液殘留造成腐蝕2.鍍液成份不佳2.鍍膜面污染,酸化(氧化)3.鍍膜厚度不足4.鍍膜厚度不均勻(兩邊電極厚度不一易產生tombstone)A.電極端鍍層不良電極端鍍層不良B.外觀不良外觀不良吃錫不良零件端呈暗黑色,且不吃錫EDX顯示Fe於Ni鍍層含量過高CuNiSn錫層厚度不足,吃錫不良允收標準:根據進貨尺寸檢驗標準及電容值驗收標準判定認認 識識 電電 鍍鍍陰極棒1.入料2.酸洗槽3.水洗槽4.鍍鎳槽5.水洗槽6.預鍍槽7.鍍錫槽8.水洗槽9.中和槽10.水洗槽11.熱水槽12.出料電鍍(electroplating)-是一種電沉積過程,利用電

14、解體在電極沉積金屬,小型物Chip R/C主要使用滾桶電鍍.Chip R/C端電極電鍍流程:弱酸處理(3%H2SO4),90sec 去除氧化層及增加表面粗糙度表面髒污洗淨30secNiSO4,NiCl2,H3BO3ph=4.0,55 oCNa3PO4,鹼性P含量25%,5055oC(酸性錫槽)P含量12%(中性錫槽)每日須更換12 回中和之目的:a.中和錫槽酸性殘留物b.防止鍍錫表面變色泛黃將鍍鎳液洗去30 sec成份同鍍錫槽,但濃度較低避免水洗槽殘液稀釋鍍錫槽將中和液洗去以免污染熱水槽須使用純水50+10 oC將鍍錫液洗去以免鍍錫液腐蝕鍍膜乾燥方式可有:a.熱風b.遠紅外線c.離心機酸性浴&

15、中性浴Sn SO4電阻 Epoxy Paste電容 BaTiO3電感 Fe3O4 不耐酸,採用中性浴手動 or.自動導 電 球不銹鋼上鍍Ni及Sn一一.鍍浴的成份及其功能鍍浴的成份及其功能:金屬鹽：提供金屬離子之來源如硫酸鎳,NiSO4.導電鹽及陽極溶解助劑:陽極有時會形成鈍態膜，不易補充金屬離，則需加陽極溶解助劑。例如鍍鎳時加氯鹽,NiCl2.緩衝劑:電鍍條件通常有一定pH值範圍，防止pH值變動加緩衝劑，尤其是中性鍍浴(pH58),PH值控制更為重要.常見調節PH值的緩衝劑為H3BO3.鍍層性質改良添加劑:例如小孔防止劑、硬度調節劑、光澤劑等改變鍍層的物理化學特性之添加劑.潤濕劑:一般為界面

16、活性劑又稱去孔劑.二二.鍍浴的準備鍍浴的準備 a.將所需的電鍍化學品放入在預備糟內與水溶解。b.去除雜質。C.用過濾器清除浮懸固體，倒入一個清潔電鍍槽內。d.鍍浴調整，如pH值、溫度、表面張力、光澤劑等。e.用低電流電解法去除雜質。(1)鍍液組成：對鍍層結構影響最大，例如氰化物 鍍浴或複鹽鍍浴的鍍層，要比酸性單 鹽的鍍層細緻。其他如光澤劑等添加劑都影響很大。(2)電流密度：電流密度提高某一限度時，氫氣會大量析出，電流效率低，產生陰極極化 作用，樹枝狀結晶將會形成。(3)鍍浴溫度：溫度升高，極化作用下降，使鍍層結晶粗大，可提高電流密度來抵消。(4)浴 電 壓：依浴組成、極面積、極距、攪拌、電流密

17、度等而不同，必須實測之。滾桶 電鍍較一般電鍍的電阻大、陽極面積小、電流密度小，因而使用高濃度浴 或提高導電鹽的濃度，普通電壓為912V，亦有高至15V。(5)液的淨化：陽極泥、沈碴等雜質會影響鍍層如麻點、結瘤、粗糙的表面，也會降低鍍 層之防蝕能力，所以必須經常過濾或連續性過濾固體粒子。淨化主要有下 列四種：(a)利用濾材過濾固體粒子(b)利用活泩碳和過濾去固體粒子和有 機物(c)利用弱電解除去金屬不純物(d)利用置換、沈澱、調整PH等化學方 法，去特殊的不純物。(6)攪 拌：可防止氫氣停滯件表面形成針孔，一般攪拌可得到較細緻鍍層，但鍍浴需 過濾清潔，否則雜質因攪拌而染鍍件表面產生結瘤或麻點等缺

18、點。可利用 空氣攪拌、陰極移動、鍍液循環等方式進行操作。電鍍影響因素電鍍影響因素4.Mounting Misalign4.Mounting Misalign不良品定義:偏移量大於偏移量大於50%50%元件焊端元件焊端 寬度或大於寬度或大於50%pad50%pad寬度寬度形成原因:置件偏移置件偏移零件超出pad零件在trace線路上造成短路零件偏移D50%W 或D50%P5.Trace&Pad InteractionLarge temperature differenceThermal unbalance和pad連接的trace如果在兩端不對稱,易造成墓碑或偏移Vias or Plated th

19、ru-holes:因錫膏的毛細現象,via會搶pad上的錫,造成錫少或空焊Design techniques to avoid Design techniques that work解決方法:限制trace數量,減少錫遷移對稱設計,降低零件轉動可能禁止pad上有via或Plated thru-holes6.Solder Mask Design-1Solder Mask Materials:Dry film laminate(34 mils)Screened wet film(0.69 mils)Photoimagable liquid solder mask(0.66 mils)Misregi

20、stration of solder mask artwork or wet film solder mask slump can obscure or contaminate a pad surface causing excessive solder balls or defective solder joints.Note:目前Ambit使用PCB的綠漆厚度約為 0.6 mil.6.Solder Mask Design-2Over thickness 2 mils=Detectable tombstone Improvement:使用厚度小於使用厚度小於2 mils2 mils的綠漆的綠

21、漆去除去除padpad間的綠漆間的綠漆,排除墓碑排除墓碑 的機會的機會7.Component Orientation and Location IC long axis/reflow direction Chip long axis reflow directionIDEA DESIGNConsideration of Stress Distribution a.Corner have the greatest deflection and stressb.Suggest at least 0.5mm away from the board edgeHigh stress areas for

22、mounting and depanelingHigh stress areas for handlingTab shearing stressPre-routed corners to minimize defects12mil12milAt least 0.5 mm8.Thermal vs.Mechanical Damage Thermal damage對chip RLC而言,thermal造成的crack現象很少見修護是造成 chip RLC 零件thermal shock damage主要過程Crack通常位於上表面且為單一crack.Pick and place machine da

23、mageBottom centering damage-少見Top centering and vacuum pick-up bit damage-常見Internal centering Damage-無法從外觀看出Post solder handling damage-板彎造成Vacuum pick-up bit and top centering damageInternal centering Damage due to centering jaw force過大Z軸置放力造成Damage不明顯,MLCC的 損壞通常位於表層或 內部電極外觀為圓形或半月形Centering jaw fo

24、rce concentration(舊式置件機)Resulting visible top surface cracksImpact fractures are typically located 1015mils from the top surface hidden under the termination.Internal crack does not fail quickly because there are no cracks that propagate to the surface which allows entry of external contaminants suc

25、h as moisture or flux.Post solder handling damage 1.板彎造成crack的起始點通常位於上/下陶瓷和電極端介面處CapacitorResistor電阻是由一片陶瓷切割而成,其邊角較電容銳利銳利邊角對板彎較敏感,因較 大應力集中於邊角2.外力造成的chip撞損情形forceforce零件整顆飛走Chip本體受損焊錫和電極端留在pad上Thin chip capacitors(0603,0805&1206)Land patternCrackSolderBoard(c)V-cut 造成之Crack Chip mounting close to boa

26、rd separation pointMagnitude of stress 1 2 3 4 512345PerforationSlit不良照片不良照片:Ambits Rule:零件距零件距V-cut邊至少邊至少 0.5 mmHi-Pot 造成之Crack Chip R/CChip R/C不良原因分析魚骨圖不良原因分析魚骨圖人為因素人為因素機器因素機器因素材料因素材料因素外力造成程式座標錯誤原材氧化置件參數設定錯誤Pad設計不佳錫膏選用錯誤鋼版開孔設計不良鋼版厚度不對迴焊參數設定不佳原材Crack印刷治具支撐不良設計因素設計因素零件包裝不良Trace設計問題零件位置設計不良鋼版損毀或架設不當膠

27、帶阻塞鋼版修護不良造成元件與Pad搭配不良手擺置件高速機,泛用機治具支撐不良對流風速設定過大鏈條平衡度不佳爐內異物引發吸嘴真空值不佳Clamp做動不佳印刷偏移PCB平整性不佳鍍層不良Chip R/CChip R/C原材不良分析流程原材不良分析流程不不良良品品電極端有無沾錫零件外觀有無Crack電極端是否有剝落污黑現象焊錫面是否粗糙不平整NoYesYesYesNo原材問題YesNoNo非原材不 良Yes置件是否下壓太深NoYes調整機台參數Note:1.此原材不良分析只針對SMT階段發現不良之處理2.非原材不良請參考各問題分析流程圖零件有無變形NoNo熱風220oC,15秒是否爬錫調整製程參數N

28、oNoSupport有無問題Yes調 整Support是否為bending造成Yes檢查並改善製程No是否為裂片造成Yes1.作業方式錯誤2.Layout問題Yes破壞性分析破壞性分析尺寸是否在Spec內Yes允收允收No阻值or電容值是否在Spec內No內電極是否露出NoYesYesYesPCB上之其他零件是否有相同不良Yes主代用料或不同Lot之交叉驗證焊錫性是否相同1.錫膏問題2.Pad污染3.製程參數不佳1.錫膏問題2.Pad污染3.製程參數不佳NoNo破破 壞壞 性性 分分 析析 方方 法法可能為原材不良之不良品 EDX1.表面元素分佈2.IMC層判定3.氧化程度分析1234Wett

29、ing Balance1.Wetting Time2.Wetting force3.焊錫性分析FTIR1.表面異物分析2.有機殘留物判定Cross-section Analysis 1.檢驗IMC 2.檢驗 void 3.檢驗焊接形狀 4.Via hole內層短路 5.檢驗Crack 6.檢驗原材封裝不良 7.爆板/popcorn Conclusion產品設計趨向於縮小化,Chip類元件也發展出0201尺寸元件,未來勢必造成對生產製造精準度及製程方法的挑戰.Chip R/C元件為用量最大之零組件,控制其不良率有助於整體 良率的提升.常見Chip R/C原材不良問題為電極端焊錫性不佳和零件Crack 現象,請依照Chip R/C不良分析流程處理.