嵌入式原理可编程逻辑系统课件.ppt
- 【下载声明】
1. 本站全部试题类文档,若标题没写含答案,则无答案;标题注明含答案的文档,主观题也可能无答案。请谨慎下单,一旦售出,不予退换。
2. 本站全部PPT文档均不含视频和音频,PPT中出现的音频或视频标识(或文字)仅表示流程,实际无音频或视频文件。请谨慎下单,一旦售出,不予退换。
3. 本页资料《嵌入式原理可编程逻辑系统课件.ppt》由用户(晟晟文业)主动上传,其收益全归该用户。163文库仅提供信息存储空间,仅对该用户上传内容的表现方式做保护处理,对上传内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(点击联系客服),我们立即给予删除!
4. 请根据预览情况,自愿下载本文。本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
5. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007及以上版本和PDF阅读器,压缩文件请下载最新的WinRAR软件解压。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 嵌入式 原理 可编程 逻辑 系统 课件
- 资源描述:
-
1、第第11章章 可编程逻辑系统可编程逻辑系统11-1 IC制造流程与分类制造流程与分类11-2 可编程逻辑设备可编程逻辑设备11-3 复杂可编程逻辑设备复杂可编程逻辑设备11-4 现场可编程门阵列现场可编程门阵列11-5 CPLD/FPGA电路开发流程电路开发流程11-6 CPLD/FPGA的选择的选择11-7 总结总结在嵌入式系统中使用高度集成的芯片使得在嵌入式系统中使用高度集成的芯片使得以一个高度集以一个高度集成的芯片来完成原来由许多不同芯片实现的功能成的芯片来完成原来由许多不同芯片实现的功能,大幅,大幅缩小嵌入式系统的体积,降低电路板的缩小嵌入式系统的体积,降低电路板的复杂度复杂度。11-
2、1 IC制造流程与分类制造流程与分类ASICASIC设计周期长、开发费用高、不容设计周期长、开发费用高、不容易调试及模拟。易调试及模拟。CPLDCPLD及及FPGAFPGA设计方式灵活、容易执行设计方式灵活、容易执行功能仿真及电路制作,开发成本低,功能仿真及电路制作,开发成本低,拥有完整电路设计开发流程及软件。拥有完整电路设计开发流程及软件。ICIC制造流程制造流程可以分为可以分为全定制化全定制化、半定半定制化制化以及以及可规划逻辑阵列可规划逻辑阵列等三种。等三种。定制化以及半定制化量产的数字定制化以及半定制化量产的数字IC制造流程制造流程电路设计电路设计芯片制造芯片制造IC成品成品功能设计功
3、能设计电路布局电路布局IC测试测试光罩制作光罩制作制造芯片制造芯片芯片测试芯片测试芯片切割芯片切割芯片封装芯片封装定制化以及半定制化量产的数字定制化以及半定制化量产的数字IC制造流程制造流程根据电路布局根据电路布局设计光罩设计光罩。类似制作照相机的底片,一般会分。类似制作照相机的底片,一般会分成好几层的光罩,甚至达到几百层。成好几层的光罩,甚至达到几百层。光罩用来制作硅表面上的分层结构。光罩用来制作硅表面上的分层结构。硅晶圆硅晶圆就是利用特殊光就是利用特殊光线通过光罩照射在表面形成电路布局,再利用化学反应进行线通过光罩照射在表面形成电路布局,再利用化学反应进行材质的蚀刻等工作来完成所需要的电路
4、。材质的蚀刻等工作来完成所需要的电路。利用测试机台的探针接触利用测试机台的探针接触IC上的接点来上的接点来测试晶圆上测试晶圆上IC的功能的功能。当功能测试完成后,就可以将当功能测试完成后,就可以将IC芯片从晶圆上芯片从晶圆上切割切割下来,送下来,送到到IC封装厂进行封装厂进行IC的封装的封装。完成封装后的完成封装后的IC再送回开发人员的手中进行再送回开发人员的手中进行测试测试。待所有测试完成后,就变成所见到的芯片。待所有测试完成后,就变成所见到的芯片。定制化以及半定制化量产的数字定制化以及半定制化量产的数字IC制造流程制造流程缺点:设计制造周期长、成本高缺点:设计制造周期长、成本高通常制造一个
5、全定制化或者是半定制化通常制造一个全定制化或者是半定制化IC需要很久的时间,需要很久的时间,一般是好几个月的时间。一般是好几个月的时间。当电路设计出现问题,势必又得将修改的电路送去制作出当电路设计出现问题,势必又得将修改的电路送去制作出另一个新的另一个新的IC。解决方案解决方案采用采用可规划逻辑设备与电路可规划逻辑设备与电路做先期验证或是直接当作产品。做先期验证或是直接当作产品。11-2 可编程逻辑设备可编程逻辑设备可编程逻辑设备(可编程逻辑设备(PLD)PLD能能将数字系统实现在硬件电路上将数字系统实现在硬件电路上,能在现场规划并运行能在现场规划并运行。利用一台利用一台PC机机及及相应软件资
6、源相应软件资源,就可设计并验证数字电路。,就可设计并验证数字电路。使用使用CPLD/FPGA的优点的优点可立即烧录进行电路验证可立即烧录进行电路验证可反复烧录进行测试可反复烧录进行测试可进行硬件仿真可进行硬件仿真可快速建立系统原形可快速建立系统原形可缩短产品上市时间可缩短产品上市时间可去除可去除IC测试成本测试成本提供完整软件进行设计提供完整软件进行设计PLD使用使用PLD可以轻易实现许多数字电路的功能。可以轻易实现许多数字电路的功能。AND和和OR门电路门电路微处理器微处理器PLD内部的电路组成内部的电路组成逻辑门逻辑门AND门、门、OR门以及门以及NOT门等门等熔丝熔丝在进行程序化逻辑电路
7、时,可以选择将熔丝熔断形成断路或者是保在进行程序化逻辑电路时,可以选择将熔丝熔断形成断路或者是保持接通呈短路的状态,借此决定逻辑门之间的连接与否,达到电路持接通呈短路的状态,借此决定逻辑门之间的连接与否,达到电路的可编程。的可编程。PLD、CPLD以及以及FPGA的种类及关系的种类及关系早期的早期的PLD主要可以分为主要可以分为可编程只读存储器(可编程只读存储器(PROM)、可可编程阵列逻辑(编程阵列逻辑(PAL)以及以及可编程逻辑阵列(可编程逻辑阵列(PLA)。)。CPLD以及以及FPGA是由是由PLD所演变而来,拥有更多的可编程逻所演变而来,拥有更多的可编程逻辑门以及更强大的运算性能。辑门
8、以及更强大的运算性能。可编程逻辑设备(PLD)1可编程只读存储器(PROM)2可编程阵列逻辑(PAL)3可编程逻辑阵列(PLA)复杂可编程逻辑设备(CPLD)现场可编程门阵列(FPGA)PROM、PAL以及以及PLA在硬件结构上的差异在硬件结构上的差异PROM内部的内部的AND门固定,不可编程,只有门固定,不可编程,只有OR门可以编程。门可以编程。PAL内部的内部的OR门固定,不可编程,只有门固定,不可编程,只有AND门可以编程。门可以编程。PLA内部的内部的AND门以及门以及OR门都可以编程。门都可以编程。PROM、PAL以及以及PLA在硬件结构上的差异在硬件结构上的差异PROMPROM型型
9、 PALPAL型型 PLAPLA型型 可编程选择是否要融掉接线的熔丝,以决定线路的连通或断路。PLA的结构的结构PLA由两层由两层AND门阵列以及门阵列以及OR门阵列所组成门阵列所组成每一个每一个AND门都与门都与PLA外部的所有输入及其补码相连。每外部的所有输入及其补码相连。每一个输入端点都可以编程决定是否要断路。一个输入端点都可以编程决定是否要断路。AND门产生乘积项、原码或者是补码门产生乘积项、原码或者是补码。每一个每一个OR门都与所有门都与所有AND门的输出相连。每一个连接点都门的输出相连。每一个连接点都可以编程决定是否要断路。可以编程决定是否要断路。OR门可以产生门可以产生AND门输
10、出的和项门输出的和项。可编程逻辑阵列可编程逻辑阵列/阵列实例阵列实例三个输入为三个输入为A、B以及以及C,输出为,输出为OUT1以及以及OUT2。三个不同。三个不同的乘积项:的乘积项:A!B、AC以及以及BC。选取选取PLA的的三个输入三个输入端及其内部的端及其内部的三个三个AND门门以及以及两个两个OR门门,根据逻辑关系式,将不必要的熔丝烧断,就可以完成,根据逻辑关系式,将不必要的熔丝烧断,就可以完成组合逻辑电路,实现所需要的组合逻辑运算。组合逻辑电路,实现所需要的组合逻辑运算。可以选择输出或输出的补码。可以选择输出或输出的补码。经规划后一个有经规划后一个有3个输入以及个输入以及2个输出的个
11、输出的PLA电路电路 OUT1=A!B+AC(1)OUT2=AC+BC(2)11-3 复杂可编程逻辑设备复杂可编程逻辑设备11-3-1 CPLD基本原理基本原理11-3-2 CPLD的硬件架构的硬件架构CPLD是一种硬件结构比较复杂的可编程逻辑设备。是一种硬件结构比较复杂的可编程逻辑设备。CPLD使得开发人员在使得开发人员在实验室中即可设计出专用的实验室中即可设计出专用的IC芯片。芯片。利用利用电子设计自动化电子设计自动化的技术,的技术,CPLD的电路设计与功能执行验证更为便利。的电路设计与功能执行验证更为便利。通过芯片的通过芯片的可重复编程可重复编程以及动态的在线功能验证,使得以及动态的在线
12、功能验证,使得IC设计工作就像是编设计工作就像是编写软件一样的简单与便利,大幅提高了写软件一样的简单与便利,大幅提高了IC电子电路设计的灵活性,也省却了电子电路设计的灵活性,也省却了许多产品开发上的进程,降低开发的成本。许多产品开发上的进程,降低开发的成本。11-3-1 CPLD基本原理基本原理CPLD芯片大多采用芯片大多采用EEPROM架构(或架构(或Flash架构),因而可架构),因而可对电路对电路重复编程重复编程。CPLD芯片的组成芯片的组成每个每个逻辑块(逻辑块(Logic Block)内部的结构类似于一个内部的结构类似于一个PLD单单元,由可编程的元,由可编程的AND门以及门以及OR
13、门所组成。门所组成。逻辑块间由逻辑块间由可编程连线(可编程连线(Programmable Interconnect)相相连,用来当作每一个逻辑块间以及输入端的信号传递。连,用来当作每一个逻辑块间以及输入端的信号传递。输入输入/输出控制块(输出控制块(I/O Control Block)用来控制输入用来控制输入/输出输出信号。信号。这些可编程单元可以通过程序进行线路的规划,根据所设这些可编程单元可以通过程序进行线路的规划,根据所设计的逻辑电路完成布线工作。计的逻辑电路完成布线工作。CPLD芯片基本硬件架构芯片基本硬件架构PLD芯片逻辑电路实例芯片逻辑电路实例组合逻辑图组合逻辑图 以以PLDPLD
14、实现组合逻辑实现组合逻辑 输入:输入:A A、B B、C C、D D输出:输出:(A+B)+!C(A+B)+!CD D输出:输出:A AD+BD+BD+!CD+!CD D11-3-2 CPLD的硬件架构的硬件架构CPLD的主要优点(以的主要优点(以Altera公司的公司的MAX7000芯片为例)芯片为例)具有具有EEPROM架构,可对芯片内部电路架构,可对芯片内部电路重复编程重复编程。逻辑阵列块逻辑阵列块与与I/O控制块控制块间采用快速的可编程联机阵列相连间采用快速的可编程联机阵列相连接,线路整齐,程序编译速度快。接,线路整齐,程序编译速度快。提供完整的提供完整的CPLD芯片电路设计芯片电路设
展开阅读全文