第08章+存储器和可编程逻辑器件课件.ppt
- 【下载声明】
1. 本站全部试题类文档,若标题没写含答案,则无答案;标题注明含答案的文档,主观题也可能无答案。请谨慎下单,一旦售出,不予退换。
2. 本站全部PPT文档均不含视频和音频,PPT中出现的音频或视频标识(或文字)仅表示流程,实际无音频或视频文件。请谨慎下单,一旦售出,不予退换。
3. 本页资料《第08章+存储器和可编程逻辑器件课件.ppt》由用户(晟晟文业)主动上传,其收益全归该用户。163文库仅提供信息存储空间,仅对该用户上传内容的表现方式做保护处理,对上传内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(点击联系客服),我们立即给予删除!
4. 请根据预览情况,自愿下载本文。本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
5. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007及以上版本和PDF阅读器,压缩文件请下载最新的WinRAR软件解压。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 08 存储器 可编程 逻辑 器件 课件
- 资源描述:
-
1、1.存储器容量的扩展12/3/20221A/D转换的步骤?取样定理?量化误差是不可避免的吗?如何减小量化误差?12/3/20222本章内容:随机存取存储器RAM和只读存储器ROM的结构、工作原理及存储器容量扩展的方法;可编程阵列逻辑PAL、通用阵列GAL的结构与特点;CPLD和FPGA的结构特点;可编程逻辑器件的开发与应用技术。12/3/20223数字系统中用于存储大量二进制信息的器件是存储器。穿孔卡片纸带磁芯存储器半导体存储器半导体存储器的优点:容量大、体积小、功耗低、存取速度快、使用寿命长等。半导体存储器按照内部信息的存取方式不同分为两大类:1、只读存储器ROM。用于存放永久性的、不变的数
2、据。2、随机存取存储器RAM。用于存放一些临时性的数据或中间结果,需要经常改变存储内容。12/3/20224随机存取存储器又叫随机读/写存储器,简称RAM,指的是可以从任意选定的单元读出数据,或将数据写入任意选定的存储单元。优点:读写方便,使用灵活。缺点:掉电丢失信息。分类:SRAM(静态随机存取存储器)DRAM(动态随机存取存储器)12/3/202251.RAM的结构和读写原理(1)RAM 的结构框图图8-1 RAM 的结构框图I/O端画双箭是因为数据即可由此端口读出,也可写入12/3/20226 存储矩阵 共有28(256)行24(16)列共212(4096)个信息单元(即字)每个信息单元
3、有k位二进制数(1或0)存储器中存储单元的数量称为存储容量(字数位数k)。12/3/20227 地址译码器 行地址译码器:输入8位行地址码,输出256条行选择线(用x表示)列地址译码器:输入4位列地址码,输出16条列选择线(用Y表示)12/3/20228 当R/W=0时,进行数据操作。当R/W=1时,进行数据操作。12/3/20229图8-2 RAM存储矩阵的示意图 2564(256个字,每个字4位)RAM存储矩阵的示意图。如果X0Y01,则选中第一个信息单元的4个存储单元,可以对这4个存储单元进行读出或写入。12/3/202210 当CS=时,RAM被选中工作。若 A11A10A9A8A7A
4、6A5A4A3A2A1A0=000000000000 表示选中列地址为A11A10A9A8=0000、行地址为A7A6A5A4A3A2A1A0=00000000的存储单元。此时只有X0和Y0为有效,则选中第一个信息单元的k个存储单元,可以对这k个存储单元进行读出或写入。12/3/202211若此时R/W=0时,进行入数据操作。当CS=1时,不能对RAM进行读写操作,所有端均为。12/3/202212 (3)RAM的存储单元按工作原理分为:静态存储单元:利用基本RS触发器存储信息。保存的信息不易丢失。动态存储单元动态存储单元:利用:利用MOS的栅极电容来存储信息。由于电容的容量很小,以及漏电流的
5、存在,为了保持信息,必须定时给电容充电,通常称为刷新。12/3/202213 采用CMOS工艺制成,存储容量为8K8位,典型存取时间为100ns、电源电压5V、工作电流40mA、维持电压为2V,维持电流为2A。8K=213,有13条地址线A0A12;每字有位,有条数据线I/O0I/O7;图8-3 6264引脚图 四条控制线 12/3/202214表8-8-6264 6264的工作方式表 12/3/2022151.存储器容量的扩展存储器的容量:字数位数 位扩展(即字长扩展):将多片存储器经适当的连接,组成位数增多、字数不变的存储器。方法:用同一地址信号控制 n个相同字数的RAM。12/3/202
6、216 例:将2561的RAM扩展为 2568的RAM。将8块2561的RAM的所有地址线和CS(片选线)分别对应并接在一起,而每一片的位输出作为整个RAM输出的一位。12/3/2022172568RAM需2561RAM的芯片数为:812568256一片存储容量总存储容量N图8-10 RAM位扩展 将将2562561 1的的RAMRAM扩展为扩展为2562568 8的的RAMRAM12/3/202218 字扩展 将多片存储器经适当的连接,组成字数更多,而位数不变的存储器。例:由10248的 RAM扩展为40968的RAM。共需四片10248的 RAM芯片。10248的 RAM有10根地址输入线
7、A9A0。40968的RAM有12根地址输入线A11A0。选用2线-4线译码器,将输入接高位地址A11、A10,输出分别控制四片RAM的片选端。12/3/202219 图8-11 RAM字扩展 由10248的 RAM扩展为40968的RAM12/3/202220 (3)字位扩展 例:将10244的RAM扩展为20488 RAM。位扩展需2片芯片,字扩展需2片芯片,共需4片芯片。字扩展只增加一条地址输入线A10,可用一反相器便能实现对两片RAM片选端的控制。字扩展是对存储器输入端口的扩展,位扩展是对存储器输出端口的扩展。12/3/202221图8-12 RAM的字位扩展 将10244的RAM扩展
8、为20488 RAM12/3/2022222EPROM的应用 12/3/2022231.固定ROM 只读存储器所存储的内容一般是固定不变的,正常工作时只能读数,不能写入,并且在断电后不丢失其中存储的内容,故称为只读存储器。ROM组成:地址译码器存储矩阵输出电路图8-4 ROM结构方框图 12/3/202224 地址译码器有n个输入端,有2n个输出信息,每个输出信息对应一个信息单元,而每个单元存放一个字,共有2n个字(W0、W1、W2n-1称为字线)。每个字有m位,每位对应从D0、D1、Dm-1输出(称为位线)。存储器的容量是2nm(字线位线)。ROM中的存储体可以由二极管、三极管和MOS管来实
9、现。12/3/202225图8-5 二极管ROM图8-6 字的读出方法 在对应的存储单元内存入的是1还是0,是由接入或不接入相应的二极管来决定的。12/3/202226存储存储矩阵矩阵图8-7 44 ROM阵列图 有存储有存储单元单元地址译地址译码器码器图8-5 二极管ROM12/3/202227在编程前,存储矩阵中的全部存储单元的熔丝都是连通的,即每个单元存储的都是1。用户可根据需要,借助一定的编程工具,将某些存储单元上的熔丝用大电流烧断,该单元存储的内容就变为0,此过程称为编程。熔丝烧断后不能再接上,故PROM只能进行一次编程。图8-8 PROM的可编程存储单元12/3/202228 最早
10、出现的是用紫外线照射擦除的EPROM。浮置栅MOS管(简称FAMOS管)的栅极被SiO2绝缘层隔离,呈浮置状态,故称浮置栅。当浮置栅带负电荷时,FAMOS管处于导通状态,源极漏极可看成短路,所存信息是0。若浮置栅上不带有电荷,则FAMOS管截止,源极漏极间可视为开路,所存信息是1。12/3/202229图8-浮置栅EPROM(a)浮置栅MOS管的结构(b)EPROM存储单元带负电-导通-存0不带电-截止-存112/3/202230浮置栅EPROM出厂时,所有存储单元的FAMOS管浮置栅都不带电荷,FAMOS管处于截止状态。写入信息时,在对应单元的漏极与衬底之间加足够高的反向电压,使漏极与衬底之
11、间的PN结产生击穿,雪崩击穿产生的高能电子堆积在浮置栅上,使FAMOS管导通。当去掉外加反向电压后,由于浮置栅上的电子没有放电回路能长期保存下来,在的环境温度下,以上的电荷能保存年以上。如果用紫外线照射FAMOS管分钟,浮置栅上积累的电子形成光电流而泄放,使导电沟道消失,FAMOS管又恢复为截止状态。为便于擦除,芯片的封装外壳装有透明的石英盖板。12/3/2022312EPROM的应用 程序存储器、码制转换、字符发生器、波形发生器等。例:八种波形发生器电路。将一个周期的三角波等分为256份,取得每一点的函数值并按八位二进制进行编码,产生256字节的数据。用同样的方法还可得到锯齿波、正弦波、阶梯
12、波等不同的八种波形的数据,并将这八组数据共2048个字节写入2716当中。12/3/202232图8-13 八种波形发生器电路图 波形选择开关 256进制计数器 存八种波形的数据 经8位DAC转换成模拟电压。12/3/202233S3 S2 S1波 形A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A00 0 0正弦波000H0FFH0 0 1锯齿波100H1FFH0 1 0三角波200H2FFH1 1 1阶梯波700H7FFH表8-2 八种波形及存储器地址空间分配情况 S1、S2和S3:波形选择开关。两个16进制计数器在CP脉冲的作用下,从00HFFH不断作周期性的计数,则相应
13、波形的编码数据便依次出现在数据线D0D7上,经D/A转换后便可在输出端得到相应波形的模拟电压输出波形。12/3/202234 图8-14 三角波细分图 下面以三角波为例说明其实现方法。三角波如图8-148-14所示,在图中取256256个值来代表波形的变化情况。在水平方向的257257个点顺序取值,按照二进制送入EPROM2716EPROM2716(2K2K8 8位)的地址端A A0 0A A7 7,地址译码器的输出为256256个(最末一位既是此周期的结束,又是下一周期的开始)。由于27162716是8 8位的,所以要将垂直方向的取值转换成8 8位二进制数。12/3/202235表8-3 三
14、角波存储表 将这255255个二进制数通过用户编程的方法,写入对应的存储单元,如表8-38-3所示。将27162716的高三位地址A A1010A A9 9A A8 8取为0 0,则该三角波占用的地址空间为000000H H0FFH0FFH,共256256个。12/3/2022361.EEPROM用电气方法在线擦除和编程的只读存储器。存储单元采用浮栅隧道氧化层MOS管。写入的数据在常温下至少可以保存十年,擦除/写入次数为万次 10万次。2.快闪存储器Flash Memory 采用与EPROM中的叠栅MOS管相似的结构,同时保留了EEPROM用隧道效应擦除的快捷特性。理论上属于ROM型存储器;功
15、能上相当于RAM。单片容量已达64MB,并正在开发256MB的快闪存储器。可重写编程的次数已达100万次。12/3/202237由美国Dallas半导体公司推出,为封装一体化的电池后备供电的静态读写存储器。它以高容量长寿命锂电池为后备电源,在低功耗的SRAM芯片上加上可靠的数据保护电路所构成。其性能和使用方法与SRAM一样,在断电情况下,所存储的信息可保存10年。其缺点主要是体积稍大,价格较高。此外,还有一种nvSRAM,不需电池作后备电源,它的非易失性是由其内部机理决定的。已越来越多地取代EPROM,并广泛应用于通信设备、办公设备、医疗设备、工业控制等领域。3.非易失性静态读写存储器NVSR
16、AM 12/3/202238串行存储器是为适应某些设备对元器件的低功耗和小型化的要求而设计的。主要特点:所存储的数据是按一定顺序串行写入和读出的,故对每个存储单元的访问与它在存储器中的位置有关。4.串行存储器 5.多端口存储器MPRAM多端口存储器是为适应更复杂的信息处理需要而设计的一种在多处理机应用系统中使用的存储器。特点:有多套独立的地址机构(即多个端口),共享存储单元的数据。多端口RAM一般可分为双端口SRAM、VRAM、FIFO、MPRAM等几类。12/3/202239表8-4 常见存储器规格型号 类型 容量SRAMEPROMEEPROMFLASHNVSRAM双口RAM2 K86116
17、 27162816 DS1213B7132/71364 K8 2732 DS1213B 8 K86264 27642864 DS1213B 16 K8 27128 32 K862256 272562825628F256DS1213D 64 K8 275122851228F512 128 K8628128 270102801028F010DS1213D 256 K8628256 270202802028F020 512 K8628512 270402804028F040DS1650 1 M 86281000 270802808028F080 12/3/20224012/3/2022411.PLD
18、在数字集成芯片中的位置 数字 SSI、MSI集成 LSI、VLSI电路 ASIC 全定制ASIC 门阵列 半定制ASIC 标准单元 PLD12/3/202242(1)数字集成电路按照芯片设计方法的不同分类:通用型SSI、MSI集成电路;LSI、VLSI集成电路,如微处理器、单片机等;专用集成电路ASIC(LSI或VLSI)。12/3/202243 (2)ASIC分类 全定制ASIC:硅片没有经过预加工,其各层掩模都是按特定电路功能专门制造的。半定制ASIC:按一定规格预先加工好的半成品芯片,然后再按具体要求进行加工和制造,包括门阵列、标准单元和可编程逻辑器件(PLD)三种。12/3/20224
19、42.可编程逻辑器件(PLD)(1)定义:PLD是厂家作为一种通用型器件生产的半定制电路,用户可以利用软、硬件开发工具对器件进行设计和编程,使之实现所需要的逻辑功能。(2)PLD的基本结构框图 其中输入缓冲电路可产生输入变量的原变量和反变量,并提供足够的驱动能力。12/3/202245 (3)按集成度分类:低密度PLD(LDPLD):结构简单,成本低、速度高、设计简便,但其规模较小(通常每片只有数百门),难于实现复杂的逻辑。按编程部位分类LDPLD分类与阵列或阵列输出电路可编程类型可编程只读存储器PROM固定可编程固定半场可编程现场可编程逻辑阵列FPLA可编程可编程固定全场可编程可编程阵列逻辑
20、PAL可编程固定固定半场可编程通用阵列逻辑GAL可编程固定逻辑宏单元(OLMC)半场可编程12/3/202246 高密度PLD(HDPLD):分类结构形式类型可擦除可编程逻辑器件(EPLD)与或阵列阵列型复杂可编程逻辑器件(CPLD)与或阵列阵列型现场可编程门阵列(FPGA)门阵列单元型 (4)PLD器件的优点 缩短设计周期,降低设计风险 高可靠性和可加密性 降低了产品生产的总费12/3/202247 (5)常采用可编程元件(存储单元)的类型:一次性编程的熔丝或反熔丝元件;紫外线擦除、电可编程的EPROM(UVEPROM)存储单元,即UVCMOS工艺结构;电擦除、电可编程存储单元,一类是E2P
展开阅读全文