原理第5章.ppt

1、微型计算机原理 与接口技术,第五章,1,第五章 存储器,教学目的： 了解半导体存储器的分类 掌握地址译码的方法 掌握存储器的应用 掌握存储器的容量扩充 了解存储器扩展技术,2,5.1 存储器概述,微型计算机系统中的存储器包括内存储器和外存储器两大类。任何程序和数据必须进驻内存储器后才能执行，因此，内存储器也称为主存储器。它比外存储器存取速度快，存储容量小；外存储器也称辅助存储器，属于计算机的外部设备，常用的有磁盘、光盘和U盘等，存储容量大，存取速度慢。,3,1.半导体存储器的分类,内存储器主要由半导体材料构成，也称半导体存储器。按制造工艺，半导体存储器可以分为双极型半导体存储器和金属氧化物型半

2、导体存储器两类。 半导体存储器按照工作方式，可分为随机读写存储器RAM和只读存储器ROM两大类。,4,双极型半导体RAM 制造工艺: MOS(金属氧化物半导体)RAM MOS RAM,静态存储器（SRAM） 动态存储器（DRAM）,（1）随机存取存储器（RAM）,5,（2）只读存储器（ROM）,掩模ROM 一次性可写PROM EPROM E2PROM FLASH,只读存储器,6,2.存储器的性能指标,（1）存储容量 存储容量是指存储器所能容纳二进制信息的总量。 能存储1位二进制信息的物理器件称为存储元，多个存储元构成存储单元，存储芯片就是由若干个存储单元构成。 存储容量表示为“存储单元个数每个

3、存储单元位数” 如：SRAM芯片6264，它的容量为8K8，每个存储单元存储8位二进制信息、它有8K个存储单元； 再如：DRAM芯片NMC41257的容量为256K1，即它有256K个单元，每个单元存储1位二进制数据;,7,（2）存取速度 存取速度通常用存取时间来衡量。存取时间又称为访问时间或读/写时间，它是指从启动一次存储器操作（读或写）到完成该操作所需要的时间。SRAM：60nS，DRAM：120-250nS。 连续两次独立的存储器读/写操作所需的最小时间间隔称为存储周期。 （3）可靠性 可靠性是指在规定的时间内，存储器无故障读/写的概率。通常用平均无故障时间MTBF（mean time

4、between failures）来衡量可靠性。MTBF可以理解为两次故障之间的平均时间间隔，越长说明存储器的性能越好。 目前平均MTBF：5106-1108小时。,8,（4）功耗 功耗反映存储器件耗电的多少，同时也反映了其发热的程度。功耗越小，存储器件的工作稳定性越好。大多数半导体存储器的维持功耗小于工作功耗。,9,5.2 随机存取存储器（RAM）,MOS型随机存取存储器RAM按工作原理分为静态RAM（SRAM）和动态RAM（DRAM）。 静态RAM以触发器为基本存储电路，保存的数据不需要刷新。与动态RAM比较，它的存取速度快，集成度低，功耗大。 动态RAM以电容作为基本存储电路，每隔一段时

5、间需要刷新一次。它的集成度高，成本低。,10,5.2.1 MOS型静态随机存取存储器（SRAM）,1.基本存储元电路 MOS型静态RAM基于双稳态触发器的工作原理保存信息。它的一个基本存储元的电路结构如图5-1所示。,11,图5-1 静态RAM的基本存储元电路,12,2. MOS型静态RAM芯片的组成结构,MOS型静态RAM芯片由存储体和外围电路（地址译码器、I/O缓冲器和读写控制电路等）组成。存储体由许多个存储元组成，这些存储元通常以矩阵的形式排列。 如下图5-2所示，存储体是由6464个六管静态存储元电路组成的存储矩阵，采用行列地址单独译码的双译码方式，X地址译码器输出X0X63共64条行

6、选线，每一行选线选择一行，一行有64个存储元电路；Y地址译码器输出Y0Y63共64条列选线，每一列选线选择一列，一列有64个存储元电路。同一列的64个存储元电路共用一条位线，由列选线控制与I/O端的连通。只有行、列均被选中的存储元电路，才能进行读或写的操作。,13,图5-2 静态RAM的结构,14,3.静态RAM芯片举例,常用的SRAM芯片有6116（2K8）、6232（4K8）、6264（8K8）、62128（16KX8）和62256（32K8）等。 下面以典型的SRAM芯片6264为例，说明它的外部特性及工作过程。,15,（1）外部引脚,地址线：A0A12 数据线：D0D7 输出允许信号：

7、OE 写允许信号：WE 选片信号：CS1，CS2,16,17,（2）6264的工作过程,图5-5 SRAM 6264读操作时序图,18,存储器芯片的应用就是将芯片正确地接入计算机系统。根据CPU要求的地址范围，将芯片上的各种信号与计算机系统的地址线、数据线和控制线，连接在一起，存储器芯片就接入了计算机系统。 地址线的连接：和系统CPU的低位相连。 数据线的连接：和系统数据线相连。 控制信号线的连接 ：读/写，片选。,5.2.2 静态RAM芯片应用,6264,D0D7,A0,A12,WE,OE,CS1,CS2,A0,A12,MEMW,MEMR,译码 电路,高位地 址信号,D0D7,CPU,19,

8、RAM芯片应用,将系统中剩余的地址信号通过一组电路转换为一个输出信号，与芯片的片选信号连接在一起，称为地址译码。 地址译码是存储器芯片应用的核心和关键。 地址译码的方法有：全地址译码和部分地址译码。,20,地址译码,1.全地址译码,全地址译码就是把系统中全部地址线与芯片连接，其中高位地址线经过译码电路译码后作为芯片的片选信号；低位地址线与系统中的相应地址线一对一连接。 【例5-1】 6264芯片的地址范围为F8000HF9FFFH，要求以全地址译码方式将6264芯片接入计算机系统。 将芯片的地址范围以二进制形式表示，如下图5-6所示。,图5-6 地址译码设计,21,译码电路的设计有两种方法：一

9、种是利用基本的逻辑门电路搭建译码器，另一种是利用专用的译码器芯片译码。 见 图5-7 6264 全地址译码方案1,图5-7 6264全地址译码方案1,22,与非门：输出端为低电平（0）时，输入端均为高电平（1）,见 图5-8 6264 全地址译码方案2,图5-7 6264全地址译码方案2,23,或门：输出端为低电平（0）时，输入端均为低电平（0）,利用基本的逻辑门电路搭建译码器的缺点是有多少片存储芯片就要设计多少套译码电路器，从整体上看，设计复杂，不易修改。而利用专用的译码器芯片译码，方法简单，使用方便。 图5-9是利用译码器芯片74LS138实现【例5-1】的电路原理图。,图5-9 6264

10、全地址138译码方案3,24,2.部分地址译码,部分地址译码就是只使用系统地址总线中的一部分与芯片中的地址线相连。 图5-10中，地址译码电路只使用了A13A17共5根线，A18和A19未用。,图5-10 6264部分地址译码,25,除此以外，还有一种地址译码方式：线性译码。如图5-12所示。,只使用一根地址线A19作为片选信号，为低电平时选中一片，高电平选中另一片。CPU整个的地址空间分为两部分，两个芯片各占一部分。,图5-12 6264线性地址译码,26,【例5-2】 用SRAM6116芯片设计一个4KB的存储器，地址范围为32000H32FFFH，要求使用全地址译码方式。,图5-13 6

11、116引线图,SRAM6116是2KX8的存储器芯片，具有11根地址线A0A10，8根数据线D0D7，写控制信号WE，输出允许信号OE，片选信号CS。外部引线如图5-13所示。,27,6116译码分析如下：,6116存储器设计系统连接图如下：,28,5.2.3 MOS型动态随机存取存储器（DRAM）,1.单管基本存储元电路 单管动态存储元电路如图5-16所示，它由一个MOS管T1和一个电容C构成。,图5-16 单管动态存储元的电路,29,2.DRAM芯片2164 2164含有64K个存储单元，每个单元存储1位信息。 A0A7：地址输入线，分时复用。 DIN：数据输入 DOUT：数据输出 RAS

12、：行地址锁存信号，将行地址锁存在芯片内部的行地址锁存器中。 CAS：列地址锁存信号，将列地址锁存在芯片内部的列地址锁存器中。 WE：写允许信号。当它为低电平时，允许将数据写入。当它为高电平时，允许读出数据。,图5-17 2164A外部引脚图,30,5.2.4 存储器扩展,存储器扩展包括位扩展、字扩展和字位扩展三种方式。 1. 位扩展 如果系统构成存储字长不足，需要进行位扩展。 位扩展之前，首先将两片或多片存储芯片组合。 组合的方法是将每个存储芯片的地址线和控制线（包括片选信号线、读/写信号线等）全部一对一地接在一起，将它们的数据线分别引出作为字节的不同位。 将这个组合当做一片字长满足需要的芯片

13、，运用5.2.2节讲到的存储器芯片(假设某SRAM的存储容量为：4KX4)接入计算机系统的方法，将其接入系统。如下图5-20所示。,31,图5-20 用4K4位的SRAM芯片进行位扩展,32,34,位扩展连接方法归纳如下： (1)芯片的地址线全部并联且与地址总线相应连接 (2)片选信号线并联，连接到地址译码器的输出端 (3)读写控制信号并联，连接到控制总线的存储器 读/写控制线上; (4)不同芯片的数据线连接到数据总线不同位上。,2.字扩展 字扩展是对存储空间的扩展，就是要增加存储单元的个数。 字扩展的方法是：将每个芯片的地址信号、数据信号和读/写控制信号等一对一地与系统总线中的相应信号线相连

14、，将各芯片的片选信号与地址译码器的输出信号相连，如图5-21所示。,图5-21字扩展连接示意图,35,3.字位扩展 在构成存储器时，常常是既要进行位扩展又要进行字扩展才能满足存储容量的要求。扩展需要的芯片数量可以利用公式计算。 假如要构成一个容量为MN位的存储器，若使用Bb位的芯片（BM，bN），则构成这个存储器需要：（M / B）（N / b）个存储器芯片。 例如：用Intel 2164构成容量为128KB的内存，需要（128/64）（8/1）=16片。,36,5.3 只读存储器（ROM）,只读存储器ROM一般用于存放固定的程序，如BIOS。常用的只读存储器类型有：掩膜式ROM、可编程ROM

15、（PROM）、可擦除可编程ROM（EPROM）、电可擦除可编程ROM （E2PROM）和闪存（Flash Memory）。,37,1.掩膜式ROM 掩膜ROM存储的信息是由生产厂家采用掩膜工艺（即光刻图形技术）直接写入的。掩膜ROM一旦制成其内容不能改写，它适合存储永久保存的程序和数据。 根据制造技术，掩膜型ROM又可分为MOS型和双极性两种。MOS型功耗小，但速度比较慢，微型机系统中用的ROM主要是这种类型。双极性速度比MOS型快，但功耗大，用在速度较高的系统中。,38,2.可编程ROM（PROM） 可编程ROM是用户可以将程序和数据写入ROM的只读存储器芯片，又称为PROM。可编程只读存储

16、器出厂时各单元内容全为0，用户可用专门的PROM写入器将信息写入。 根据芯片的构造，可编程PROM可分为两类：结破坏型和熔丝型。图5-22是熔丝型PROM的一个存储元示意图。,图5-22 熔丝型EPROM存储电路示意图,39,3.可擦除可编程ROM （EPROM） EPROM（erasable programmable ROM）是一种紫外线可擦除可编程只读存储器，可以多次擦除和写入信息。 其封装方法与一般集成电路不同，有一个能通过紫外线的石英窗口，用紫外灯照射约2030分钟，原信息就可以全部擦除。擦除后各单元内容均为FFH，恢复到出厂状态。 EPROM的擦除是对整个芯片进行的，不能只擦除个别单

17、元。擦除用时较长，而且擦除和写入都需要专用设备，使用不方便。因此，能够在线擦写的E2PROM芯片近年来得到广泛应用。 一般情况下，EPROM中的信息能够保存达几十年之久。下面介绍一种典型的EPROM芯片2764。,40,下面介绍2764各引脚的含义。 A0A12：13根地址输入线。用于寻址片内8K个存储 单元。 D0D7：8根双向数据线。正常工作时输出数据，编程时输入数据。 CE：选片信号。低电平有效，0表示选中此芯片。 OE：输出允许信号。低电平有效， CE0且OE0时，芯片中的数据可由D0D7端输出。 PGM：编程脉冲输入端。对EPROM编程时，在该端加上编程负脉冲。读操作时1。 VPP：

18、编程电压输入端。编程时应在该端加上编程高电压，不同的芯片对VPP的值要求不同，常见是 +12.5V。,41,EPROM:2764,（2）2764的工作过程 2764有三种工作方式：读出、编程写入和擦除。 擦除后各单元内容均为FFH。 4.电可擦除可编程ROM （E2PROM） EEPROM也称E2PROM（electrically erasable programmable ROM），是“电可擦除可编程只读存储器”的英文缩写。它是一种在线可擦除可编程只读存储器。它能像RAM那样随机地读写，又能像ROM那样掉电后信息不丢失。它的改写不需要专用编程设备，不需要编程高压，5V电压即可进行在线擦除和改

19、写，使用很方便。NMC98C64A是一个典型的EEPROM芯片。,42,5. Flash 闪速存储器（flash memory），简称Flash或闪存。它与E2PROM类似，也是一种电擦写型ROM。与E2PROM 的主要区别是： E2PROM 按字节擦写，速度慢；闪存按块擦写，速度快，一般在65170ns之间。 Flash芯片从结构上分为串行传输和并行传输两大类，串行Flash能节约空间和成本，但存储容量小，速度慢；并行Flash存储容量大，速度快。 目前，Flash被广泛应用在微机系统、嵌入式系统和智能仪器仪表等领域。,43,5.4 高速缓冲存储器,为了缓解CPU和内存之间存取速度的矛盾，在

20、CPU和内存之间插入一小块SRAM，称为Cache，将当前正在执行的指令及相关联的后继指令集从内存读到Cache，使CPU执行下一条指令时，从Cache中读取。如图5-26所示。Cache的存在使CPU既可以以较快的速度读取指令和数据，又不至于使微机的价格大幅提高。,图5-26 Cache在微机系统中的位置 高速缓冲存储器的工作原理是基于程序和数据访问的局部性。,44,45,程序运行期间，在一个较短的时间间隔内，由程序产生的内存访问地址往往集中在存储器的一个很小的范围内。（因为指令地址本来就是连续分布的，循环程序段和子程序段要多次重复执行）。因此，对这些地址中的内容的访问就自然具有时间上集中分

21、布的倾向。 数据分布的集中倾向不如指令明显，但对数组的存储和访问以及内存变量的安排都使存储器地址相对集中。 这种在单位时间内对局部范围的存储器地址频繁访问，而对此地址范围以外的地址则访问很少的现象，称为程序访问的局部性（局部化性质）。,程序和数据访问的局部性（局部化性质）,5.5 多级存储体系,现代微机系统中的存储器是一个多级存储体系，如图5-27所示，由通用寄存器、高速缓冲存储器、主存储器和辅助存储器构成。图中从上至下存取速度递减，存储容量递增，每位存储成本依次降低。,图5-27 多级存储体系,46,47,作业,P130： 110,其中10只完成第一问，不用编写程序！ 第13周之前上交(纸质版),