第二章微型计算机系统结构课件.ppt
- 【下载声明】
1. 本站全部试题类文档,若标题没写含答案,则无答案;标题注明含答案的文档,主观题也可能无答案。请谨慎下单,一旦售出,不予退换。
2. 本站全部PPT文档均不含视频和音频,PPT中出现的音频或视频标识(或文字)仅表示流程,实际无音频或视频文件。请谨慎下单,一旦售出,不予退换。
3. 本页资料《第二章微型计算机系统结构课件.ppt》由用户(晟晟文业)主动上传,其收益全归该用户。163文库仅提供信息存储空间,仅对该用户上传内容的表现方式做保护处理,对上传内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(点击联系客服),我们立即给予删除!
4. 请根据预览情况,自愿下载本文。本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
5. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007及以上版本和PDF阅读器,压缩文件请下载最新的WinRAR软件解压。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 第二 微型计算机 系统 结构 课件
- 资源描述:
-
1、1234DISIBPSPDLDHCLCHBLBHALAHDISIBPSPDLDHCLCHBLBHALAH算逻部件CSSSDSESCSSSDSES标志寄存器执行部件控制系统654321654321总线控制逻辑加法器8086微处理器的内部结构EUBIU数据20位地址指令队列IP567891011 CS(代码段寄存器)、(代码段寄存器)、DS(数据段寄存器)、(数据段寄存器)、ES(附加段寄存器)(附加段寄存器)SS(堆栈段寄存器)。(堆栈段寄存器)。当前代码段当前代码段 当前数据段当前数据段 当前附加段当前附加段 当前堆栈段当前堆栈段。121314 PF=1表示本次运算中低表示本次运算中低8位有偶
2、数个位有偶数个“1”;PF=0表示有奇数个表示有奇数个“1”。ZF=1表示本次运算结果为零,否则表示本次运算结果为零,否则ZF=0SF=0为正数;为正数;SF=1为负数。为负数。OF=1表示本次运算结果产生溢出,否则表示本次运算结果产生溢出,否则OF=0。所谓溢出就是指运算结果超出了相应类型数据所能表示的范。所谓溢出就是指运算结果超出了相应类型数据所能表示的范围。围。15 DF=0则串操作指令的地址自动增量;则串操作指令的地址自动增量;若若DF=1,则自动减量。,则自动减量。IF=1,则允许则允许CPU响应可屏蔽中断;响应可屏蔽中断;IF=0,则,则CPU不能响应可屏蔽中断。不能响应可屏蔽中断
3、。若若TF=1,则,则CPU进入单步工作方式,即进入单步工作方式,即CPU每执每执行一条指令就自动产生一次内部中断;行一条指令就自动产生一次内部中断;TF=0,则则CPU正常执行。正常执行。16171819 地址总线地址总线 数据总线数据总线 时钟信号时钟信号 中断信号中断信号 就绪就绪/等待信号等待信号 最小模式引脚最小模式引脚 最大模式引脚最大模式引脚202122Intel808823Intel808824Intel808825Intel808826Intel808827Intel80882829Intel808830Intel8088RDWRIOM/31Intel808832Intel8
4、0883334Intel808835Intel808836Intel808837Intel8088S5用来表示中断标志状态用来表示中断标志状态线,当线,当IF为为1时,时,S5=1。S6保持恒为保持恒为0。387/SBHE39RDWRIOM/40TESTRDT/DENINTA41012,SSSLock10/,/GTRQGTRQMXMN/42 直接寻址内存空间为直接寻址内存空间为220=1M字节,按(字节,按(00000H-FFFFFH)编址。编址。直接寻址外设空间为直接寻址外设空间为216=64K字节,按(字节,按(0000H-FFFFH)编址。编址。F8086 CPU连接的连接的1M字节存储
5、器的空间实际上分成字节存储器的空间实际上分成两个两个512KB的存储体,偶体与的存储体,偶体与CPU的的D0D7相连奇相连奇体与体与CPU的的D8D15相连。相连。FA0和和/BHE信号用于选择两体(之一或两者)。信号用于选择两体(之一或两者)。F如下页:如下页:43图2.4 存储体与总线的连接44454647488088A0A7D0D74950RDWRM/IOIORMEMRIOWMEMW5152535455565758机器周期指令周期59 60图 2.11 8086/8088的复位时序616263图 2.12 最小模式下的读操作时序64MOV AX,0000HMOV DS,AX1)ALE变高
6、,将0000:8000H放到AD0AD19信号线上;译码器对其译码产生存储器选择信号2)发出M/IO信号(高),发出RD信号为低3)被选择的存储器将数据放到AD0AD7信号线4)CPU在RD上升沿将AD0AD7信号线的数据读入CPU内部AL寄存器。65图 2.13 8086最小模式写操作时序66图 2.14 8086最大模式的读操作时序67S2 S0有效数据地址S6 S3A19 A16CLK一个总线周期T1T2T3T4A19/S6 A16/S3AD15 AD0BHE/S7BHEALEMWTC/IOWCDENDT/R 8086最大模式的写总线周期高阻S2 S0AMWC/AIOWC68最小模式下的
7、总线保持(了解)最小模式下的总线保持(了解)在DMA控制器8237部分解释6970MOV DX,0220H(1)将0200H放到AD0AD19信号线上;译码器对其译码产生外设选择信号(2)发出M/IO信号(低),发出RD信号为低(3)被选择的外设将数据放到AD0AD7信号线(4)CPU在RD上升沿将AD0AD7信号线的数据读入CPU内部AL寄存器71AB译码器锁存器存储器接口或外设接口DBCPU0200HM/IORD72 MOV DX,200H MOV AL,00H REPT:OUT DX,AL DEC AL JMP REPT7374757677 指令预取部件、指令预取部件、指令译码部件、指令
8、译码部件、指令执行部件、指令执行部件、分段部件、分段部件、分页部件和分页部件和 总线接口部件总线接口部件78IPU中设置了一个中设置了一个16字节的指令队列,只要指令队列有空字节,字节的指令队列,只要指令队列有空字节,IPU就向总就向总线接口部件提出请求,若总线接口部件处于空闲状态,则从存储器中取出线接口部件提出请求,若总线接口部件处于空闲状态,则从存储器中取出指令装入指令队列。指令装入指令队列。IDU的作用就是对指令操作码进行译码,实现从指令到微指令的转换。的作用就是对指令操作码进行译码,实现从指令到微指令的转换。IDU中设置了译码指令队列,译码得到的微指令存放在该队列中。中设置了译码指令队
9、列,译码得到的微指令存放在该队列中。EU包括算术逻辑运算部件包括算术逻辑运算部件ALU、8个个32位通用寄存器和位通用寄存器和1个个64位桶形移位寄位桶形移位寄存器和存器和1个乘个乘/除法器,其功能就是完成各种数据运算和处理。此外,除法器,其功能就是完成各种数据运算和处理。此外,EU还还包括保护测试部件,用于检验指令执行过程中是否符合存储器分段规则。包括保护测试部件,用于检验指令执行过程中是否符合存储器分段规则。7980386采用了分段、分页两级存储管理机制,存储器首先以段为单采用了分段、分页两级存储管理机制,存储器首先以段为单位进行划分,每个段的长度最大为位进行划分,每个段的长度最大为4GB
10、,每个段又进一步划分为多,每个段又进一步划分为多个页面,页面长度固定为个页面,页面长度固定为4KB。PU的作用是将的作用是将SU生成的线性地址转换为存储器的物理地址,这种生成的线性地址转换为存储器的物理地址,这种转换是通过两级页表来实现的。转换是通过两级页表来实现的。PU是是80386的可选部件,若不使用的可选部件,若不使用PU,则,则SU生成的线性地址就是物理地址。生成的线性地址就是物理地址。SU和和PU合称为存储管合称为存储管理部件理部件MMU(Memory Management Unit)。)。BIU是是80386与外部之间的高速接口。当指令预取部件取指令,或与外部之间的高速接口。当指令
11、预取部件取指令,或者指令执行部件读写操作数和运算结果时,都会向者指令执行部件读写操作数和运算结果时,都会向BIU提出访问存提出访问存储器和储器和I/O设备的请求,设备的请求,BIU根据一定的优先级来响应这些请求,根据一定的优先级来响应这些请求,产生所需要的地址信号和读写控制信号,以完成有关操作。此外,产生所需要的地址信号和读写控制信号,以完成有关操作。此外,BIU也实现了也实现了80386与其它协处理器之间的控制功能。与其它协处理器之间的控制功能。8080386有有8个个32位的位的通用寄存器通用寄存器,分别是分别是EAX、EBX、ECX和和EDX,以,以及及ESP、EBP、ESI和和EDI,
12、32位的位的标志寄存器标志寄存器EFLAGS也是由也是由16位的标志寄存器位的标志寄存器FLAGS扩展而扩展而来的。原有的来的。原有的9个标志含义相同,在此基础上又增加了个标志含义相同,在此基础上又增加了4个新的标志。个新的标志。8132位的位的标志寄存器标志寄存器EIP用于存放下一用于存放下一条指令的偏移量,条指令的偏移量,当兼容当兼容8086时,其时,其低低16位就是位就是IP寄存寄存器。器。8280386设置了设置了8个个32位的位的调试寄存器调试寄存器DR0 DR7,其中,其中DR4 DR5为为Intel公司保留,而其它公司保留,而其它6个寄存器用于设置断点和调试功能。个寄存器用于设置
13、断点和调试功能。80386使用了两个使用了两个测试寄存器测试寄存器TR6和和TR7,用于测试,用于测试TLB(Translation Lookaside Buffer)。其中)。其中TR6存放测试控制命令,而存放测试控制命令,而TR7存放测试所得数据。存放测试所得数据。83 系统地址寄存器包括全局描述符表寄存器系统地址寄存器包括全局描述符表寄存器GDTR、中断描述符表寄存、中断描述符表寄存器器IDTR、局部描述符表寄存器、局部描述符表寄存器LDTR和任务状态段寄存器和任务状态段寄存器TR。设置这些寄存器的目的是为了便于对各个描述符表进行访问,它们分设置这些寄存器的目的是为了便于对各个描述符表进
14、行访问,它们分别保存着对应描述符表的存储地址。别保存着对应描述符表的存储地址。系统地址寄存器的内容和作用在后续章节详细介绍。系统地址寄存器的内容和作用在后续章节详细介绍。80386与与8086一样,段寄存器也是一样,段寄存器也是16位的,但增加了两个附加数据段寄位的,但增加了两个附加数据段寄存器存器FS和和GS。在实地址方式中,在实地址方式中,80386物理地址的计算与物理地址的计算与8086相同。但在保护方式下,相同。但在保护方式下,段寄存器的作用则不同,其内容和作用在后续章节详细介绍。段寄存器的作用则不同,其内容和作用在后续章节详细介绍。84 (386下执行86代码,某个任务)85 808
15、6工作模式,只采用分段方式,每段固定长度为工作模式,只采用分段方式,每段固定长度为64KB,20位物理位物理地址由段寄存器内容左移地址由段寄存器内容左移4位后与偏移量相加得到。不同之处是位后与偏移量相加得到。不同之处是80386可以进行可以进行32位数据的运算和处理。复位后进入实地址方式,位数据的运算和处理。复位后进入实地址方式,80386在保护方式下采用了段页式的存储管理机制,提供保护机制,在保护方式下采用了段页式的存储管理机制,提供保护机制,支持虚拟存储和多任务操作系统。保护方式是支持虚拟存储和多任务操作系统。保护方式是80386最常用的方式。最常用的方式。80386在虚拟在虚拟8086方
展开阅读全文