微机原理第六章半导体存储器内存储器及其管理课件.ppt

1、u 存储器的分类及选用存储器的分类及选用（P245）u 存储器的技术指标存储器的技术指标（P247）u 计算机中存储器的分级体系结构计算机中存储器的分级体系结构（P243）u 计算机中内存储器的基本结构计算机中内存储器的基本结构（P248）CPUCPU内部内部CPUCPU外部外部 一般为半导体存储器，一般为半导体存储器，也称为短期存储器；也称为短期存储器；解决读写解决读写速度速度问题；问题；包括磁盘（中期存储包括磁盘（中期存储器）、磁带、光盘（长期器）、磁带、光盘（长期存储）等；存储）等；解决存储解决存储容量容量问题；问题；微机系统中存储器采用分级体系结构的根本目的微机系统中存储器采用分级体系

2、结构的根本目的是为了协调速度、容量、成本三者之间的矛盾。是为了协调速度、容量、成本三者之间的矛盾。CPU内部高内部高速电子线路速电子线路(如触发器如触发器)一级：在一级：在CPU内部内部二级：在二级：在CPU外部外部 一般为静态随一般为静态随机存储器机存储器SRAM。一般用动态随机存储器一般用动态随机存储器DRAM存放临存放临时数据，而用闪速存储器时数据，而用闪速存储器FLASH存放存放固化的程序和数据（即固件固化的程序和数据（即固件fireware）磁盘、磁带、磁盘、磁带、光盘等光盘等其中：其中：cache-主存结构解决主存结构解决高速度与低成本高速度与低成本的矛盾的矛盾；主存主存-辅存结构

3、利用虚拟存储器解决辅存结构利用虚拟存储器解决大容量与低成本大容量与低成本的矛盾；的矛盾；只有主存（内存）只有主存（内存）占用占用CPU的地址空间的地址空间不同点：不同点：u 划分的信息块的长度不同；划分的信息块的长度不同；u Cache技术由硬件实现，而虚拟存储器由技术由硬件实现，而虚拟存储器由OS的存储管理软件辅助硬件实现；的存储管理软件辅助硬件实现；半导体半导体存储器存储器磁介质存储器磁介质存储器光存储器光存储器Multi-SRAMNV-SRAMFIFOCache双极型：存取速度快，但集成度低，一般用于大双极型：存取速度快，但集成度低，一般用于大 型计算机或高速微机中；型计算机或高速微机中

4、；MOS型型掩膜掩膜ROM(P252)一次性可编程一次性可编程PROM紫外线可擦除紫外线可擦除EPROM(P253)电可擦除电可擦除E2PROM(P255)可编程只读存储器可编程只读存储器FLASH(P256)（其它分类方法了解即可）（其它分类方法了解即可）读写读写存储器存储器RAM(P249、P250)只读只读存储器存储器ROM(P250)（按读（按读写功能写功能分类分类)（按器（按器件原理件原理分类）分类）静态静态SRAM（P263）动态动态DRAM：集成度高但存取速度较低，集成度高但存取速度较低，（P270）一般用于需要较大容量的场合。一般用于需要较大容量的场合。速度较快，集成速度较快，

5、集成度较低，一般用度较低，一般用于对速度要求高、于对速度要求高、而容量不大的场而容量不大的场合。合。(按存储按存储原理分类原理分类)注意存储器的容量以注意存储器的容量以字节字节为单位，而存储芯片为单位，而存储芯片的容量以的容量以位位为单位。为单位。访问时间访问时间TA、存取周期、存取周期TM、数据传送速率、数据传送速率bps平均故障间隔时间平均故障间隔时间MTBF每个基本存储单元可存放每个基本存储单元可存放1个个bit存储芯片存储芯片 存储模块存储模块 主存储体（器）主存储体（器）基本存储单元矩阵芯片内部接口电路基本存储单元矩阵芯片内部接口电路 T1和和T2组成一个双稳态组成一个双稳态触发器，

6、用于保存数据。触发器，用于保存数据。T3和和T4为负载管。为负载管。如如A点为数据点为数据D，则，则B点点为数据为数据D。T1T2ABT3T4+5VT5T6 行选择线有效（高电行选择线有效（高电 平）平）时，时，A、B处的数据信处的数据信息通过门控管息通过门控管T5和和T6送送至至C、D点。点。行选择线行选择线CD列选择线列选择线T7T8I/OI/O 列选择线有效（高电列选择线有效（高电 平）平）时，时，C、D处的数据信处的数据信息通过门控管息通过门控管T7和和T8送送至芯片的数据引脚至芯片的数据引脚I/O。行选择线行选择线T1B存储存储电容电容CA列选列选择线择线T2I/O电容上存有电荷时，

7、表示存储电容上存有电荷时，表示存储数据数据A为逻辑为逻辑1；行选择线有效时，数据通过行选择线有效时，数据通过T1送至送至B处；处；列选择线有效时，数据通过列选择线有效时，数据通过T2送至芯片的数据引脚送至芯片的数据引脚I/O；为防止存储电容为防止存储电容C放电导致数放电导致数据丢失，必须定时进行刷新；据丢失，必须定时进行刷新；动态刷新时行选择线有效，而动态刷新时行选择线有效，而列选择线无效。（刷新是逐行列选择线无效。（刷新是逐行进行的。）进行的。）刷新放大器刷新放大器读读 写写 控控 制制 逻逻 辑辑R/WCE数数据据缓缓冲冲 器器（三（三 态态 双双 向）向）d0d1dN-1D0D1DN-1

8、字线字线0字线字线M-10,00,N-1M-1,0M-1,N-1地地址址译译码码器器a0a1aM-1A0A1AL-1地地址址寄寄存存器器D0DN-1位位线线0位位线线N-1存储芯片容量标为存储芯片容量标为“M*N”（bit）D0DN-1地址线地址线数据线数据线控制线控制线0,00,N-1N-1,0N-1,N-1D0D0DN-1DN-1Y0YN-1Y 地地 址址 译译 码码 器器Y 地地 址址 寄寄 存存 器器AnAn+1A2n-1X地地址址译译码码器器X0X1XN-1A0A1An-1X地地址址寄寄存存器器DD数数据据缓缓冲冲 器器（三（三 态态 双双 向）向）D0读写控制读写控制存储芯片容量标

9、为存储芯片容量标为“M*1”（bit）数据线数据线控制线控制线地址线地址线存储芯片存储芯片存储模块存储模块存储体存储体 进行进行位扩展位扩展 以实现按字节编以实现按字节编址的结构址的结构 进行进行字扩展字扩展 以满足总容量以满足总容量的要求的要求存储体、地址译码、存储体、地址译码、数据缓冲和读写控制数据缓冲和读写控制 64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/OA0 A15R/WCSD0D7等效为等效为64K*8A0 A15D0 D7R/WCS用用64K1bit的芯片扩展实现的芯片扩展实现64KB存储器存储器

10、进行位扩展时，模块中所有芯片的进行位扩展时，模块中所有芯片的地址线和控制线互连地址线和控制线互连形形成整个模块的地址线和控制线，而各芯片的成整个模块的地址线和控制线，而各芯片的数据线并列（位线扩数据线并列（位线扩展）展）形成整个模块的数据线（形成整个模块的数据线（8bit宽度）。宽度）。用用8K8bit的芯片扩展实现的芯片扩展实现64KB存储器存储器64K*8A0 A15D0 D7R/WCS等效为等效为A0 A12R/WD0 D764K*1D0764K*1D0764K*1D0764K*1D0764K*1D0764K*1D0764K*1D07CS1 CS1 8K*8D07CS 3-8译译码码器器

11、Y0Y1Y7A13 A14 A15 进行字扩展时，模块中所有芯片的进行字扩展时，模块中所有芯片的地址线、控制线和数据地址线、控制线和数据线互连线互连形成整个模块的低位地址线、控制线和数据线形成整个模块的低位地址线、控制线和数据线，CPU的的高位地址线（扩展的字线）被用来译码以形成对各个芯片的选择高位地址线（扩展的字线）被用来译码以形成对各个芯片的选择线线 片选线片选线。16K*416K*4A0 A13R/WD0 D3D4 D724译码器译码器A15A14CS64K*8A0 A15D0 D7R/WCS等效为等效为16K*416K*416K*416K*416K*416K*4 首先对首先对芯片芯片分

12、组进分组进行位扩展行位扩展，以实现按字以实现按字节编址；节编址；其次设其次设计个芯片组计个芯片组的的片选进行片选进行字扩展字扩展，以，以满足容量要满足容量要求；求；思考：若要求扩展思考：若要求扩展64K容量的内存，以下几种选择哪种最优？容量的内存，以下几种选择哪种最优？64K*1的芯片数量的芯片数量N(64K*8)/(64K*1)1*8片片;8K*8的芯片数量的芯片数量N(64K*8)/(8K*8)8*1片；片；16K*4的芯片数量的芯片数量N(64K*8)/(16K*4)4*2片；片；显然，芯片的显然，芯片的种类和数量种类和数量应越少越好；在芯片数量相同的情应越少越好；在芯片数量相同的情况下

13、应考虑总线的况下应考虑总线的负载能力负载能力和系统连接的和系统连接的复杂性复杂性。（需位扩展）（需位扩展）（需字扩展）（需字扩展）（需字位扩展）（需字位扩展）从总线负载和系统连接来看，第二种选择最好。从总线负载和系统连接来看，第二种选择最好。另外，如果系统中数据总线的宽度大于另外，如果系统中数据总线的宽度大于8bit，如，如第二章中所述的第二章中所述的8086微处理器系统，为了能同时进行微处理器系统，为了能同时进行8位和位和16位操作，还应该设计高位库和低位库。位操作，还应该设计高位库和低位库。即根据选定存储芯片的特点确定其字位扩展方式：即根据选定存储芯片的特点确定其字位扩展方式：通常各存储芯

14、片上的地址线及读写控制线均互连，而数通常各存储芯片上的地址线及读写控制线均互连，而数据线和片选线的连接方式需根据具体情况确定。据线和片选线的连接方式需根据具体情况确定。为使系统连接简单，通常在设计较大容量存储器为使系统连接简单，通常在设计较大容量存储器时宜选用容量为时宜选用容量为N1的存储芯片进行位扩展。的存储芯片进行位扩展。地址地址译码译码主主存存储储器器微处微处理器理器或或总线总线接口接口 AB地址锁存地址锁存RD/WR片选控制片选控制低位低位AB高位高位ABIO/M一、数据线：如果考虑总线负载问题，可加接数据收发器。一、数据线：如果考虑总线负载问题，可加接数据收发器。二、读写控制线：考虑

15、有效电平。二、读写控制线：考虑有效电平。字选：系统地址总线中的字选：系统地址总线中的低位地址线低位地址线直接与各存储芯片的地址线连接。直接与各存储芯片的地址线连接。所需低位地址线的数目所需低位地址线的数目N与存储芯片容量与存储芯片容量L的关系：的关系：L2N。片选：系统地址总线中余下的片选：系统地址总线中余下的高位地址线高位地址线经译码后用做不同存储芯片经译码后用做不同存储芯片的片选。通常的片选。通常IO/M信号也参与片选译码。信号也参与片选译码。三、地址线：字选片选。三、地址线：字选片选。DB数据缓冲数据缓冲二、片选信号可以采用二、片选信号可以采用线译码、部分译码和全译码线译码、部分译码和全

16、译码等三种方等三种方式（或三种方式的组合）来实现。式（或三种方式的组合）来实现。u 线译码线译码u 部分译码部分译码u 全译码全译码每组芯片使用一根地址线作片选；每组芯片使用一根地址线作片选；只有部分高位地址线参与译码形成片选信号；只有部分高位地址线参与译码形成片选信号；全部高位地址线都参与译码形成片选信号；全部高位地址线都参与译码形成片选信号；地址信号不完全地址信号不完全确定，所以存在地确定，所以存在地址重叠问题，浪费址重叠问题，浪费寻址空间，并可能寻址空间，并可能导致误操作；导致误操作；全译码方式下，系统的每一条地址线都应该参与译码。设全译码方式下，系统的每一条地址线都应该参与译码。设该扩

17、展存储器占用该扩展存储器占用0C0000H开始的一段连续地址空间，则可用开始的一段连续地址空间，则可用下表表示系统地址信号与各芯片所占地址空间的关系：下表表示系统地址信号与各芯片所占地址空间的关系：1,1111,1111,11110,0000,0000,0000 从该表中可以看出：从该表中可以看出：u 低位地址线低位地址线A12A0应直接接在存储芯片上，寻址片内应直接接在存储芯片上，寻址片内8K单元；单元；u 次高位地址线次高位地址线A14、A13译码后产生片选信号区分译码后产生片选信号区分4个存储芯片；个存储芯片；u 最高位地址线最高位地址线A19A15及控制信号及控制信号M/(/IO)可用

18、作片选信号有效可用作片选信号有效 的使能控制；的使能控制；R/WD0 D7A0 A12A19 A18 A17A16 A13 A14 A15 M/IO8K*8D078K*8D078K*8D07CS1 8K*8D07用门电路完成片选译用门电路完成片选译码，电路结构看起来比码，电路结构看起来比较复杂。较复杂。R/WD0 D7A0 A12A19 A18 A17A16 A13 A14 A15 M/IO8K*8D078K*8D078K*8D07CS1 8K*8D07用译码器代替门电路用译码器代替门电路完成片选译码，电路工完成片选译码，电路工作稳定，结构简练。作稳定，结构简练。24译码器译码器CS 与全译码

19、方式的唯一区别是：系统最高段地址信号（与全译码方式的唯一区别是：系统最高段地址信号（A19A15）不参与片选译码，即这几位地址信号可以为任何值。）不参与片选译码，即这几位地址信号可以为任何值。共占用共占用25组地组地址址110001100011000造成造成地址地址空间空间的重的重叠叠R/WD0 D7A0 A128K*8D078K*8D078K*8D07CS1 8K*8D074个片选信号必须使用个片选信号必须使用4根地址线，电路结构简单，缺点是：根地址线，电路结构简单，缺点是：u 系统必须保证系统必须保证A16A13不能同时为有效低电平；不能同时为有效低电平；u 同部分译码法一样，因为最高段地址信号（同部分译码法一样，因为最高段地址信号（A19 A15）不参与译码，也存在地址重叠问题；不参与译码，也存在地址重叠问题；A13 A16A14 A15思考：试写出各芯片占用的地址空间。思考：试写出各芯片占用的地址空间。