微机原理与接口第6章存储器扩展课件.ppt

1、6.4 存储器的扩展存储器的扩展 6.4.1 存储芯片的扩展存储芯片的扩展 存储芯片的扩展包括位扩展、字扩展和字位同时扩展位扩展、字扩展和字位同时扩展等三种情况。1位扩展 位扩展是指存储芯片的字(单元)数满足要求而位数不够，需对每个存储单元的位数进行扩展。图6.17给出了使用8片8 K1的RAM芯片通过位扩展构成8K8的存储器系统的连线图。I/O8I/O7I/O6I/O5I/O4I/O3I/O28 K1I/O1CS WRD7D0数据总线CSWR控制总线A0A12地址总线图6.17 用8K1位芯片组成8K8位的存储器 总结：总结：位扩展的连接方式是将各芯片的地址线、片选位扩展的连接方式是将各芯片

2、的地址线、片选CS、读、读/写控制线相应并联，而数据线要分别引出。写控制线相应并联，而数据线要分别引出。2字扩展字扩展(地址范围地址范围)字扩展用于存储芯片的位数满足要求而字数不够的情况，是对存储单元数量的扩展。2-4译码器0123A15A14168(1)CEWE168(2)CEWE168(3)CEWE168(4)CEWEA0A13WED7D0图图6.18 由由16K 8位芯片组成位芯片组成64K 8位的存储器位的存储器 总结：字扩展总结：字扩展的连接方式是将各芯片的地址线、数据线、读的连接方式是将各芯片的地址线、数据线、读/写写控制线并联，而由片选信号来区分各片地址。控制线并联，而由片选信号

3、来区分各片地址。表表6.6 图图6.16中各芯片地址空间分配表中各芯片地址空间分配表 A15A14A13A12A11A1A0说明100000000011111最低地址(0000H)最高地址(3FFFH)201010000011111最低地址(4000H)最高地址(7FFFH)310100000011111最低地址(8000H)最高地址(BFFFH)411110000011111最低地址(C000H)最高地址(FFFFH)地址片号 3字位同时扩展 在实际应用中，往往会遇到字数和位数都需要扩展的情况。若使用lk位存储器芯片构成一个容量为MN位(Ml，Nk)的存储器，那么这个存储器共需要(M/l)(

4、N/k)个存储器芯片。连接时可将这些芯片分成(M/l)个组，每组有(N/k)个芯片，组内采用位扩展法，组间采用字扩展法。图6.19给出了用2114(1K4)RAM芯片构成4K8存储器的连接方法。I/O1I/O4RAM12114A9A02-4译码器A11A10D3D0A9A0RAM12114I/O1I/O4WECSWECSI/O1I/O4RAM22114A9A0A9A0RAM22114I/O1I/O4WECSWECSI/O1I/O4RAM32114A9A0A9A0RAM32114I/O1I/O4WECSWECSI/O1I/O4RAM42114A9A0A9A0RAM42114I/O1I/O4WEC

5、SWECSD7D4WRA9A0图图6.19 字位同时扩展连接图字位同时扩展连接图 图中将8片2114芯片分成了4组(RAM1、RAM2、RAM3和RAM4)，每组2片。组内用位扩展法构成1K8的存储模块，4个这样的存储模块用字扩展法连接便构成了4K8的存储器。用A9A0 10根地址线对每组芯片进行片内寻址，同组芯片应被同时选中，故同组芯片的片选端应并联在一起。本例用24译码器对两根高位地址线A10A11译码，产生4根片选信号线，分别与各组芯片的片选端相连。6.4.2 存储器与CPU的连接 CPU对存储器进行访问时，首先要在地址总线上发地址信号，选择要访问的存储单元，还要向存储器发出读/写控制信

6、号，最后在数据总线上进行信息交换。因此，存储器与CPU的连接实际上就是存储器与三总线中相关信号线的连接。1存储器与控制总线的连接 在控制总线中，与存储器相连的信号线为数不多，如8086/8088最小方式下的M/IO(8088为M/IO)、RD和WR，最大方式下的MRDC、MWTC、IORC和IOWC等，连接也非常简单，有时这些控制线(如M/IO)也与地址线一同参与地址译码，生成片选信号。2存储器与数据总线的连接 对于不同型号的CPU，数据总线的数目不一定相同，连接时要特别注意。8086 CPU的数据总线有的数据总线有16根，其中高根，其中高8位数据线位数据线D15 D8接存接存储器的高位库储器

7、的高位库(奇地址库奇地址库)，低，低8位数据线位数据线D7 D0接存储器的低位库接存储器的低位库(偶地址库偶地址库)，根据，根据BHE(选择奇地址库选择奇地址库)和和A0(选择偶地址库选择偶地址库)的不的不同状态组合决定对存储器做字操作还是字节操作。同状态组合决定对存储器做字操作还是字节操作。图6.20给出了由两片6116(2K8)构成的2K字(4K字节)的存储器与8086 CPU的连接情况。8位机和8088 CPU的数据总线有8根，存储器为单一存储体组织，没有高低位库之分，故数据线连接较简单。6116A10A0OEWECED7D0 6116A10A0OEWECED15D8A11A1RDWRA

8、0BHE图6.20 6116与8086 CPU的连接 3存储器与地址总线的连接存储器与地址总线的连接 前面已经提到，对于由多个存储芯片构成的存储器，其地前面已经提到，对于由多个存储芯片构成的存储器，其地址线的译码被分成址线的译码被分成片内地址译码和片间地址译码两部分。片内地址译码和片间地址译码两部分。片内地址译码片内地址译码用于对各芯片内某存储单元的选择，片内地址译用于对各芯片内某存储单元的选择，片内地址译码在芯片内部完成，连接时只需将相应数目的低位地址总线与码在芯片内部完成，连接时只需将相应数目的低位地址总线与芯片的地址线引脚相连。芯片的地址线引脚相连。片间地址译码片间地址译码主要用于产生片

9、选信号，以决定每一个存储芯片主要用于产生片选信号，以决定每一个存储芯片在整个存储单元中的地址范围，避免各芯片地址空间的重叠。在整个存储单元中的地址范围，避免各芯片地址空间的重叠。片选信号通常要由高位地址总线经译码电路生成。片选信号通常要由高位地址总线经译码电路生成。片间地址译码一般有线选法、部分译码和全译码等方法。片间地址译码一般有线选法、部分译码和全译码等方法。线选法线选法:直接将某高位地址线接某存储芯片片选端，然后再由低直接将某高位地址线接某存储芯片片选端，然后再由低位地址对该芯片进行片内寻址。线选法不需外加逻辑电路，线路位地址对该芯片进行片内寻址。线选法不需外加逻辑电路，线路简单，但不能

10、充分利用系统的存储空间，可用于小型微机系统或简单，但不能充分利用系统的存储空间，可用于小型微机系统或芯片较少时。芯片较少时。全译码全译码:除了地址总线中参与片内寻址的低位地址线外，其余除了地址总线中参与片内寻址的低位地址线外，其余所所有高位地址线全部参与片间地址译码。有高位地址线全部参与片间地址译码。全译码法不会产生地址码全译码法不会产生地址码重叠的存储区域，对译码电路要求较高。重叠的存储区域，对译码电路要求较高。部分译码部分译码:线选法和全译码相结合的方法，即利用高位地址线译线选法和全译码相结合的方法，即利用高位地址线译码产生片选信号时，有的地址线未参加译码。这些空闲地址线在码产生片选信号时

11、，有的地址线未参加译码。这些空闲地址线在需要时还可以对其他芯片进行线选。部分译码需要时还可以对其他芯片进行线选。部分译码会产生地址码重叠会产生地址码重叠的存储区域。的存储区域。译码器74LS1381 12 23 34 45 56 67 78 89 91010111112121313141415151616A AB BC CE1E1E2E2E3E3Y7Y7GNDGNDY6Y6Y5Y5Y4Y4Y3Y3Y2Y2Y1Y1Y0Y0VccVcc74LS13874LS138引脚图引脚图Y0Y0Y1Y1Y2Y2Y3Y3Y4Y4Y5Y5Y6Y6Y7Y7E3E3E2E2E1E1C CB BA A74LS13874

12、LS138原理图原理图74LS138的功能表片选输入编码输入输出E3 E2*E1*C B AY7*Y0*1 0 00 0 011111110（仅Y0*有效）0 0 111111101（仅Y1*有效）0 1 011111011（仅Y2*有效）0 1 111110111（仅Y3*有效）1 0 011101111（仅Y4*有效）1 0 111011111（仅Y5*有效）1 1 010111111（仅Y6*有效）1 1 101111111（仅Y7*有效）非上述情况11111111（全无效）全译码示例A15 A14A13A16CBAE3138 2764A19A18A17A12A0CEY6E2E1IO/M

13、1C000H1DFFFH全0全10 0 0 1 1 1 00 0 0 1 1 1 0地址范围A12 A0A19A18A17A16A15A14 A13部分译码示例138A17 A16A11A0A14 A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCECECECEY0Y1Y2Y3A19 A15A14 A12A11 A0一个可用地址123410101010000001010011全0 全1全0 全1全0 全1全0 全120000H 20FFFH21000H 21FFFH22000H 22FFFH23000H 23FFFH线选译码示例A14A12A0A1

14、3(1)2764(2)2764 CECEA19 A15A14 A13A12 A0一个可用地址121 00 1全0 全1全0 全104000H 05FFFH02000H 03FFFH切记：A14 A1300的情况不能出现00000H01FFFH的地址不可使用I/O1I/O4RAM12114A9A0A11A10D3D0A9A0RAM12114I/O1I/O4WECSWECSI/O1I/O4RAM22114A9A0A9A0RAM22114I/O1I/O4WECSWECSI/O1I/O4RAM32114A9A0A9A0RAM32114I/O1I/O4WECSWECSI/O1I/O4RAM42114A9

15、A0A9A0RAM42114I/O1I/O4WECSWECSD7D4WRA9A0A12A13BCY0Y1Y2Y3Y2BG2AG11A15A14G1IO/M图6.22 字位同时扩展连接图 地址范围？地址范围？芯 片A15A10A9A0地址范围RAM1000000000000000011111111110000H03FFHRAM2000001000000000011111111110400H07FFHRAM30000100000000000111111111110800H0BFFHRAM4000011000000000011111111110C00H0FFFH表表6.8 各组芯片的地址范围各组芯片

16、的地址范围 常用的译码芯片有：74LS139（双2-4译码器）和74LS138（3-8译码器）等。12345678910111213141516ABCVCC2AG2BGG17YGND0Y1Y2Y3Y4Y5Y6Y图6.18 74LS138引脚及逻辑符号 ABC2AG2BGG17Y0Y1Y2Y3Y4Y5Y6Y 例例6.1 6.1 设某8位机系统需装6KB的ROM，地址范围安排在0000H17FFH。请画出使用EPROM芯片2716构成的连接线路图。【分析分析】2716的容量为2K8，需用3片进行字扩展。2716有8条数据线（O7O0）正好与CPU的数据总线（D7D0）连接；11条地址线（A10A0

17、）与CPU的低位地址线（A10A0）连接。2716选片信号（CS）的连接是一个难点，需要考虑两个问题：一是与CPU高位地址线（A15A11）和控制信号（IOM、RD）如何连接，二是根据给定的地址范围如何连接。各组芯片的地址范围芯片A15A14A13A12A11A10 A0地址范围EPROM100000000 0000 0000(最低地址)111 1111 1111(最高地址)0000H07FFHEPROM200001000 0000 0000(最低地址)111 1111 1111(最高地址)0800H0FFFHEPROM300010000 0000 0000(最低地址)111 1111 111

18、1(最高地址)1000H17FFH74LS138 G2BG2AC BAG1=RD+IO/M 假如选择译码法，根据给定的地址范围，可列出3片EPROM的地址范围如下表所示。【解解】根据上表，EPROM与CPU的连接如图6.19所示。其中，高位地址线A11、A12、A14分别与74LS138的输入端A、B、C连接，A14与使能端G2B连接，A15与使能端G2A连接；控制信号IO/M、RD经或非门与使能端G1连接。Y01ABCG1G2AG2BY7Y6Y5Y4Y3Y2Y1A15A14A13A12A11A10A0IO/MRDD7D0A10A0A10A0A10A0CSO7O0O7O0O7O0PD/PGMP

19、D/PGMPD/PGMCSCSEPROM12716EPROM22716EPROM3271674LS138图6.19 EPROM与CPU的连接 例例 6.26.2 设用2114静态RAM芯片构成4K8位存储器，试画出连接线路图，并写出每组芯片的地址范围。【分析分析】2114的结构是1K4位，要用此芯片构成4K8位的存储器需进行字位同时扩展。即可用两片2114按位扩展方法组成1K8的存储器组；用8片可组成四组1K8位的存贮器。【解解】根据以上分析，可画出RAM与CPU的连接图，如图6.20所示。各组芯片的地址范围芯片组A15A14A13A12A11A10A9 A0地址范围RAM100100000

20、0000 0000(最低地址)11 1111 1111(最高地址)2000H23FFHRAM200100100 0000 0000(最低地址)11 1111 1111(最高地址)2400H27FFHRAM300101000 0000 0000(最低地址)11 1111 1111(最高地址)2800H2BFFHRAM400101100 0000 0000(最低地址)11 1111 1111(最高地址)2C00H2FFFH74LS138 G2BG2AG1CBAG2A=A14+IO/MI/O1I/O4RAM12114A9A0A11A10D3D0A9A0RAM12114I/O1I/O4WECSWECS

21、I/O1I/O4RAM22114A9A0A9A0RAM22114I/O1I/O4WECSWECSI/O1I/O4RAM32114A9A0A9A0RAM32114I/O1I/O4WECSWECSI/O1I/O4RAM42114A9A0A9A0RAM42114I/O1I/O4WECSWECSD7D4WRA9A0A12A15ABC0Y1Y2Y3Y2BG2AG1A13A14G1IO/M6.5 几种新型存储器简介几种新型存储器简介 1闪速存储器闪速存储器(Flash Memory)Flash存储器是1983年由Intel公司首先推出的，其商品化于1988年。就其本质而言，就其本质而言，Flash存储器属

22、于存储器属于E2PROM类型，在不类型，在不加电的情况下能长期保持存储的信息。加电的情况下能长期保持存储的信息。F1ash存储器之所以被称为闪速存储器，是因为用电擦除且能通过公共源极或公共衬底加高压实现擦除整个存储矩阵或部分存储矩阵，速度很快，与E2PROM擦除一个地址(一个字节或16位字)的时间相同。Flash存储器特点：存储器特点：既有既有MROM和和RAM两者的性能，又有两者的性能，又有MROM、DRAM一样的高密度、低成本和小体积。它是目前惟一样的高密度、低成本和小体积。它是目前惟一具有大容量、非易失性、低价格、可在线改写和较高速度几个一具有大容量、非易失性、低价格、可在线改写和较高速

23、度几个特性共存的存储器。特性共存的存储器。同同DRAM比较，比较，F1ash存储器有两个缺点：存储器有两个缺点：可擦写次数有限和速可擦写次数有限和速度较慢。所以从目前看，它还无望取代度较慢。所以从目前看，它还无望取代DRAM，但它是一种理，但它是一种理想的文件存储介质，特别适用于在线编程的大容量、高密度存储想的文件存储介质，特别适用于在线编程的大容量、高密度存储领域。领域。独特优点的应用独特优点的应用，在一些较新的主板上采用，在一些较新的主板上采用Flash ROM BIOS，会使得会使得BIOS升级非常方便升级非常方便，在，在Pentium 微机中已把微机中已把BIOS系统驻留在系统驻留在F

24、lash存储器中。存储器中。Flash存储器亦可用做固态大容量存存储器亦可用做固态大容量存储器。由于储器。由于Flash Memory集成度不断提高，价格降低，使其在集成度不断提高，价格降低，使其在便携机上取代小容量硬盘已成为可能。便携机上取代小容量硬盘已成为可能。2.同步动态存储器同步动态存储器SDRAM(Synchronous DRAM)SDRAM是同步动态存储器是同步动态存储器，又称为同步，又称为同步DRAM。SDRAM基基于双存储体结构，内含两个交错的存储阵列，当于双存储体结构，内含两个交错的存储阵列，当CPU从一个存储从一个存储体或阵列访问数据的同时，另一个已准备好读写数据。体或阵列

25、访问数据的同时，另一个已准备好读写数据。通过两个存储阵列的紧密切换，读取效率得到成倍提高。通过两个存储阵列的紧密切换，读取效率得到成倍提高。理论理论上速度可与上速度可与CPU频率同步，与频率同步，与CPU共享一个时钟周期。共享一个时钟周期。SDRAM不仅可用做主存，在显示卡专用内存方面也有广泛应用。对显示不仅可用做主存，在显示卡专用内存方面也有广泛应用。对显示卡来说，数据带宽越宽，同时处理的数据就越多，显示的信息就卡来说，数据带宽越宽，同时处理的数据就越多，显示的信息就越多，显示质量也就越高。越多，显示质量也就越高。SDRAM也将应用于一种集成主存和也将应用于一种集成主存和显示内存的结构显示内

26、存的结构共享内存结构共享内存结构(UMA)当中。许多高性能显示当中。许多高性能显示卡价格昂贵，就是因为其专用显示内存成本极高，卡价格昂贵，就是因为其专用显示内存成本极高，UMA技术利用技术利用主存作显示内存，不再需要增加专门的显示内存，因此这种结构主存作显示内存，不再需要增加专门的显示内存，因此这种结构在很大程度上降低了系统成本。在很大程度上降低了系统成本。3双数据传输率同步动态随机存储器双数据传输率同步动态随机存储器DDR DRAM(Double Data Rate DRAM)在同步动态读写存储器在同步动态读写存储器SDRAM的基础上，采用延时锁定环的基础上，采用延时锁定环(Delay-1o

27、cked Loop)技术提供数据选通信号对数据进行精确定位，技术提供数据选通信号对数据进行精确定位，在时钟脉冲的在时钟脉冲的上升沿和下降沿都可传输数据上升沿和下降沿都可传输数据(而不是第一代而不是第一代SDRAM仅在时钟脉冲的下降沿传输数据，仅在时钟脉冲的下降沿传输数据，“DDR”即即“双数据双数据率率”的意思的意思)，这样就在不提高时钟频率的情况下，使数据传输，这样就在不提高时钟频率的情况下，使数据传输率提高一倍。由于率提高一倍。由于DDR DRAM需要新的高速时钟同步电路和符需要新的高速时钟同步电路和符合合JEDEC标准的存储器模块，所以主板和芯片组的成本较高，标准的存储器模块，所以主板和

28、芯片组的成本较高，一般只能用于高档服务器和工作站上。一般只能用于高档服务器和工作站上。GeForce 256显卡大量显卡大量采采用了用了DDR存储器做显存，显示效果成倍提升。存储器做显存，显示效果成倍提升。4接口动态随机存储器接口动态随机存储器DRDRAM(Direct Rambus DRAM)从从1996年开始，年开始，Rambus公司就在公司就在Intel公司的支持下制定出公司的支持下制定出新一代新一代RDRAM标准，这就是标准，这就是DRDRAM。它与传统它与传统DRAM的的区别在于引脚定义会随命令而变区别在于引脚定义会随命令而变，同一组引，同一组引脚线可以被定义成地址线，也可以被定义成

29、控制线。脚线可以被定义成地址线，也可以被定义成控制线。其引脚数其引脚数仅为正常仅为正常DRAM的的1/3。当需要扩展芯片容量时，只需要改变命。当需要扩展芯片容量时，只需要改变命令，不需要增加芯片引脚。令，不需要增加芯片引脚。这种芯片可以支持这种芯片可以支持400 MHz外频，外频，再利用上升沿和下降沿两次传输数据，可以使数据传输率达到再利用上升沿和下降沿两次传输数据，可以使数据传输率达到800 MHz。同时通过把单个内存芯片的数据输出通道从。同时通过把单个内存芯片的数据输出通道从8位扩展位扩展成成16位，这样在位，这样在100 MHz时就可以使最大数据输出率达到时就可以使最大数据输出率达到1.

30、6 GB/s。5带高速缓存动态随机存储器带高速缓存动态随机存储器CDRAM(Cached DRAM)CDRAM是日本三菱电气公司开发的专有技术，通过在是日本三菱电气公司开发的专有技术，通过在DRAM芯片上集成一定数量的高速芯片上集成一定数量的高速SRAM作为高速缓冲存储器作为高速缓冲存储器Cache和同步控制接口，来提高存储器的性能。和同步控制接口，来提高存储器的性能。这种芯片使用单这种芯片使用单一的一的+3 V电源，低压电源，低压TTL输入输出电平。目前三菱公司可以提输入输出电平。目前三菱公司可以提供的供的CDRAM为为4 MB和和16 MB版本，其片内版本，其片内Cache为为16 KB，

31、与，与128位内部总线配合工作，可以实现位内部总线配合工作，可以实现100 MHz的数据访问。流水的数据访问。流水线式存取时间为线式存取时间为7 ns。6虚拟通道存储器虚拟通道存储器VCM(Virtual Channel Memory)VCM由由NEC公司开发，公司开发，是一种新兴的是一种新兴的“缓冲式缓冲式DRAM”，该，该技术将在大容量技术将在大容量SDRAM中采用。它集成了所谓的中采用。它集成了所谓的“通道缓冲通道缓冲”，由高速寄存器进行配置和控制。在实现高速数据传输由高速寄存器进行配置和控制。在实现高速数据传输(即即“带宽带宽”增大增大)的同时，的同时，VCM还维持着与传统还维持着与传

32、统SDRAM的高度兼容性，所以的高度兼容性，所以通常也把通常也把VCM内存称为内存称为VCM SDRAM。在设计上，系统。在设计上，系统(主要是主要是主板主板)不需要做大的改动，便能提供对不需要做大的改动，便能提供对VCM的支持。的支持。VCM可从内可从内存前端进程的外部对所集成的这种存前端进程的外部对所集成的这种“通道缓冲通道缓冲”执行读写操作。执行读写操作。对于内存单元与通道缓冲之间的数据传输，以及内存单元的预充对于内存单元与通道缓冲之间的数据传输，以及内存单元的预充电和刷新等内部操作，电和刷新等内部操作，VCM要求它独立于前端进程进行，即后台要求它独立于前端进程进行，即后台处理与前台处理

33、可同时进行。由于专为这种处理与前台处理可同时进行。由于专为这种“并行处理并行处理”创建了创建了一个支撑架构，因而一个支撑架构，因而VCM能保持一个非常高的平均数据传输速度，能保持一个非常高的平均数据传输速度，同时不用对传统内存架构进行同时不用对传统内存架构进行“大手笔大手笔”的更改。采用的更改。采用VCM后，后，系统设计人员不必再受限于目前令人捉襟见肘的内存工作方式，系统设计人员不必再受限于目前令人捉襟见肘的内存工作方式，因为内存通道的运行与管理，都可移交给主板芯片组自己去解决。因为内存通道的运行与管理，都可移交给主板芯片组自己去解决。7快速循环动态存储器快速循环动态存储器FCRAM(Fast

34、 Cycle RAM)FCRAM由富士通和东芝公司联合开发，数据吞吐速度可达由富士通和东芝公司联合开发，数据吞吐速度可达普通普通DRAM/SDRAM的的4倍。倍。FCRAM将目标定位在需要极高内存将目标定位在需要极高内存带宽的应用中，比如业务繁忙的服务器以及带宽的应用中，比如业务繁忙的服务器以及3D图形及多媒体处理图形及多媒体处理等。等。FCRAM最主要的特点便是行、列地址同时最主要的特点便是行、列地址同时(并行并行)访问，而访问，而不像普通不像普通DRAM那样，以顺序方式进行那样，以顺序方式进行(首先访问行数据，再访首先访问行数据，再访问列数据问列数据)。此外，在完成上一次操作之前，此外，在

35、完成上一次操作之前，FCRAM便能开始下便能开始下一次操作。为提高内存的数据吞吐速度，一次操作。为提高内存的数据吞吐速度，FCRAM和和VCM采取了采取了截然不同的两种方式。前者从内部入手，后者则截然不同的两种方式。前者从内部入手，后者则“内外一齐抓内外一齐抓”，在拓宽内存在拓宽内存(存储存储)单元、芯片接口、内存控制器的带宽上下大功单元、芯片接口、内存控制器的带宽上下大功夫。夫。FCRAM的开发计划自的开发计划自1999年年2月初便已开始。按照富士通和月初便已开始。按照富士通和东芝公司的协议，它们将联合开发东芝公司的协议，它们将联合开发64 MB、128 MB和和256 MB的的FCRAM。但和。但和VCM、RDRAM内存技术不同的是，它面向的并内存技术不同的是，它面向的并不是不是PC机的内存，而是面向诸如显示内存等其他存储器。机的内存，而是面向诸如显示内存等其他存储器。作业P233-2341，2，3，4，6，9举例 5，8，10