CMOS模拟集成电路设计ch9运算放大器课件-002.ppt

1、11/25/20221CMOS模拟集成电路设计运算放大器11/25/2022提纲2提纲 1、概述 2、一级运放 3、两级运放 4、增益的提高 5、共模反馈 6、输入范围限制 7、转换速率 8、电源抑制 9、运放的噪声11/25/2022概述31、概述“运算放大器（运放）”高增益的差动放大器11/25/2022概述4 1.1 性能参数VO+0.1%VOtoutputVOtdtsVO-0.1%VODVDttinputmaxmax)(tVdttVdSrDD11/25/2022一级运放5 基本电路结构Vout2VoutM1M2M3M4M5M6M7V+IOVoutVinAmplifying stage)

2、|(OPONmNvrrgA 2、一级运放Output stage11/25/2022一级运放6)(|)(22OPmPONmNmNvrgrggA 套筒式共源共栅运放（telescopic cascode op amp）11/25/2022一级运放7)(442THGSTHMINMAXVVVVV 套筒式共源共栅运放（telescopic cascode op amp）11/25/2022一级运放8mA39MIA3302,1REFIV5.1,totODVV5.0OD9VV3.0OD7OD5VVV2.0OD3OD1VV11/25/2022一级运放9TH1OD1OD9minCM,in,VVVVOD9OD1

3、TH3OD3minb1,VVVVV)(OD7GS5DDmaxb2,VVVV11/25/2022一级运放10 折叠共源共栅运放（folded cascode op amp）11/25/2022一级运放11 折叠共源共栅运放（续）11/25/2022一级运放12 折叠共源共栅运放（续）11/25/2022一级运放13 折叠共源共栅运放（续）11/25/2022143、两级运放 基本电路结构21vvvAAA11/25/2022增益的提高154、增益的提高 Gm，RoutoutmvRGA)(331221OmOOmmvrgrrggA11/25/2022增益的提高16 高增益差动共源共栅级结构11/25/

4、2022增益的提高17 高增益差动共源共栅级结构（续）11/25/2022共模反馈182/DSSDDRIVCM5、共模反馈 电路的失配使电路产生“共模误差”右图的pmos电流源做负载的电路的共模电平不容易确定 失配使电流出现误差，进而影响晶体管的工作状态（脱离饱和区）CM不能通过差动反馈达到稳定。CMFB：检测输出共模电平 同一个参考电压比较 将误差送回放大器偏置网络11/25/2022共模反馈19 检测输出共模电平)/()(122112,RRVRVRVoutoutCMout11/25/2022共模反馈20 检测输出共模电平（续）)2(1|1287THoutoutoxnonontotVVVLW

5、CRRR8,7min,THoutVV11/25/2022共模反馈21 控制共模电平11/25/2022共模反馈22 控制共模电平（续）Iss111/25/2022共模反馈23 控制共模电平（续）)2(1|1287THoutoutoxnonontotVVVLWCRRR11/25/2022共模反馈24 控制共模电平（续）915)/()/(LWLW8716)/()/()/(LWLWLW11/25/2022输入范围限制256、输入范围限制 大的共模输入范围11/25/2022输入范围限制26 大的共模输入范围（续）11/25/2022转换速率277、转换速率 Review：小信号下，RC网络，阶跃RC

6、eVVtout ,)1(0touteVdtdV011/25/2022转换速率287、转换速率 转换速率（压摆率）：输入阶跃信号幅度很大时，实际的输出表现具有近似为常数的斜率，该常数定义为转换速率。maxmax)(tVdttVdSrDD在小信号下，阶跃响应的斜率正比于输出的最终值，而在大信号下，表现为不变斜率。11/25/2022转换速率29 处理大信号时，运放工作于非线性区LssrCIS 11/25/2022转换速率30 处理正弦信号V0sin0t00max000maxcos)(VtVdttVdSr11/25/2022电源抑制318、电源抑制 电源抑制比（PSRR）：从输入到输出的增益除以从电

7、源到输出的增益。)0()0(inddddVVAVAPSRR11/25/2022运放的噪声32运放的噪声 套筒式运放的噪声11/25/2022运放的噪声33 折叠式运放的噪声22,128,78,722,1210,910,92,122,110,922,18,72,12)(2)(2)(23232328mmoxPmmoxNoxNmmmmmnggfCWLKggfCWLKfCWLKgggggkTV11/25/2022运放的噪声34 折叠式运放的噪声比相应的套筒式的结构的噪声更大 PMOS和NMOS电流源对噪声的贡献随它们的跨导正比例增加，因此，出现了噪声和输出摆幅之间的折中关系。二级（多级）运放的噪声主要

8、由第一级决定，因为第二级以后的噪声在参照主要输入时，要除以前级的增益。11/25/2022小结35性能比较增益 输出摆幅速度功耗噪声套筒式共源共栅中低高低低折叠式共源共栅中中高中中两级运放高高低中低高增益运放高中中高中11/25/2022一级运放设计实例36一级运放设计实例（optional）约束条件 电源电压 工艺 温度outmvRgA1LoutdBCR/13THNGSDDinCMVVVV3max,11515min,THNODODGSODinCMVVVVVVLCISR/5totalDDdissIVPmg()2,hereGSTHDoxWVVICLDI1rout11/25/2022一级运放设计实

9、例37 设计步骤 1.由已知的CL并根据转换速率的要求（或功耗要求）选择ISS（I5）的范围；2.计算满足频率要求的Rout范围，并根据Rout计算并修订ISS的范围；3.设计W3/L3（W4/L4）满足上ICMR（或输出摆幅）要求；4.设计W1/L1满足增益要求；5.设计W5/L5满足下ICMR（或输出摆幅）要求；6.若达不到设计要求，重复上述过程。11/25/2022一级运放设计实例38 设计举例 设计电流镜负载的MOS差分放大器：VDD=5V，SR10V/s，CL5pF，功耗1mW，电压增益=100，1V ICMR 4.5V,f-3dB 100kHz。假定nCox=110 A/V2，pC

10、ox=50 A/V2，n0.04V-1，p0.05V-1（有效沟道长度为0.5 m时），=0，VTHN|VTHP|=0.7V。AISRCIL5055AI2005kRCRoutLoutdB318/1351,351270()()outNPNPRIAII7.0)/(/505022.17.055.4332333max,LWVAAVVVVVVVGSGSTHNGSDDinCM11/25/2022一级运放设计实例39AALWVArrgRgAOOmoutmv50)05.004.0(50)/(/1102)|(11242117.04.18/11050212511515min,VAAVVVVVVVODTHNODODGSODinCM2555521ODoxnVLWCI