（课件）计算机组成原理.ppt

1、计算机组成原理计算机组成原理http:/ 直播课堂内容直播课堂内容1.1.布置控制器教学实验布置控制器教学实验2.2.布置内存扩展教学实验布置内存扩展教学实验 布置串行接口入出教学实验布置串行接口入出教学实验3.3.布置第四、五章作业布置第四、五章作业4.4.第四、五章教学内容辅导第四、五章教学内容辅导http:/ 有有 8 8位位 或或 1616位位两种字长，两种字长，可以选组合逻辑的控制器、可以选组合逻辑的控制器、或是微程序的控制器方案。或是微程序的控制器方案。有监控程序、交叉汇编程序、有监控程序、交叉汇编程序、和和 PCPC仿真终端仿真终端 等软件支持。等软件支持。http:/ 2）教学

2、实验内容）教学实验内容 实验时以实验时以 8 8位字长，组合逻辑位字长，组合逻辑 控制器方案来进行，把第三章作控制器方案来进行，把第三章作 业业第第1818题题的的(1)(1)、(2)(2)、(3)(3)、(5)(5)的设计在教学计算机上实现出来的设计在教学计算机上实现出来 并调试正确，用在你的程序中。并调试正确，用在你的程序中。http:/ 3）教学实验步骤）教学实验步骤 学懂已有指令的格式和执行步骤学懂已有指令的格式和执行步骤 参照已有设计，完成你的设计：参照已有设计，完成你的设计：指令格式、功能、执行步骤指令格式、功能、执行步骤 所用节拍与各控制信号所用节拍与各控制信号 写出逻辑表达式、

3、写到写出逻辑表达式、写到GAL20V8GAL20V8中中 进行调试进行调试,并用在你设计的程序中并用在你设计的程序中http:/ 整机为整机为 8 8位字长，位字长，组合逻辑控制器方案，组合逻辑控制器方案，内存储器为内存储器为 8 8位字长，位字长，使用使用 1616位的地址，位的地址，按字节访问。按字节访问。http:/ 2）教学实验内容）教学实验内容 教学计算机已有教学计算机已有 8KB 8KB 的的ROMROM、2KB 2KB 的的RAMRAM内存空间，在此基础上内存空间，在此基础上 再扩展出再扩展出 2KB 2KB 的的 RAMRAM存储空间，存储空间，用用 LS6116LS6116（

4、20482048 8 8）静态存储）静态存储 器芯片进行内存容量扩展。器芯片进行内存容量扩展。http:/ 3）教学实验步骤）教学实验步骤 学懂教学计算机内存储器设计，学懂教学计算机内存储器设计，把新的一片把新的一片 LS6116LS6116芯片插到板上。芯片插到板上。主要工作是接好该芯片的地址线，主要工作是接好该芯片的地址线，数据线，片选和读写控制信号等。数据线，片选和读写控制信号等。对硬件进行调试对硬件进行调试,并在程序中使用并在程序中使用 这片存储区，检查读写的正确性。这片存储区，检查读写的正确性。http:/ 使用串行接口的教学实验使用串行接口的教学实验(1)(1)教学实验计算机介绍教

5、学实验计算机介绍 教学计算机上有教学计算机上有串行接口，串行接口，8 8位并行与主机交换信息，位并行与主机交换信息，串行地和串行地和PCPC仿真终端通信，仿真终端通信，用用ININ、OUTOUT指令完成入出，指令完成入出，采用状态查询方式工作。采用状态查询方式工作。http:/ 2）教学实验内容）教学实验内容 在教学计算机已有监控程序，在教学计算机已有监控程序，串行口能正常运行，串行口的串行口能正常运行，串行口的 端口地址端口地址:00(:00(数据数据),01(),01(状态状态)，参照教材上已有的参照教材上已有的I/OI/O程序例子，程序例子，设计用串口完成设计用串口完成I/OI/O操作的

6、程序操作的程序http:/ 3）教学实验步骤）教学实验步骤 学懂教材中使用串行接口的程序，学懂教材中使用串行接口的程序，学习查询串行口运行状态的方法，学习查询串行口运行状态的方法，用状态查询方式使用用状态查询方式使用ININ、OUTOUT指令。指令。写出几个小的完成输入写出几个小的完成输入/输出操作输出操作 功能的程序，具体内容自己确定。功能的程序，具体内容自己确定。http:/ 第四章习题中的第四章习题中的 第第1 1题，题，第第 2 2题，第题，第 3 3题，题，第第6 6题，题，第第1212题，第题，第1313题，题，第第2727题，第题，第3131题。题。（8 8个作业题均必做）个作业

7、题均必做）http:/ 第五章作业第五章作业 第五章习题中的第五章习题中的 第第2 2题，题，第第 4 4题，第题，第 9 9题，题，第第1414题，第题，第1515题，第题，第1919题题 第第2727题，第题，第2929题。题。（8 8个作业题均必做）个作业题均必做）http:/ 4.4.第四、五章内容辅导第四、五章内容辅导 第四、五两章的教学内容第四、五两章的教学内容 各占全部教学内容的各占全部教学内容的 20%20%，涉及概念性的知识比较多，涉及概念性的知识比较多，原理性的内容一般理解即可；原理性的内容一般理解即可；实用性的知识较多，有些实用性的知识较多，有些 线路或设备组成实例，勿背

8、。线路或设备组成实例，勿背。输入设备输入设备输出设备输出设备入出接口和总线入出接口和总线外存设备外存设备主存储器主存储器高速缓存高速缓存控控 制制 器器运运 算算 器器第三单元第三单元第四单元第四单元第二单元第二单元第一单元第一单元计算机硬件系统计算机硬件系统 第四章内容概要第四章内容概要存储器，三级连，局部、一致且包含存储器，三级连，局部、一致且包含提速提速 主体主体 扩容量，缓存扩容量，缓存 主存主存 虚存虚存盘盘字位扩展、体交叉，完全字位扩展、体交叉，完全 直接直接 组相组相联联段表、页表和快表，盘段表、页表和快表，盘 带带 阵列容错阵列容错连连 第四章第四章 多级结构的存储器系多级结构

9、的存储器系统统 一一.层次存储器系统概述层次存储器系统概述 二二.主存储器部件主存储器部件 三三.高速缓存高速缓存CACHECACHE 四四.虚拟存储器部件虚拟存储器部件 五五.外存储器设备外存储器设备 阵列技术与容错阵列技术与容错 一一.层次存储器系统概述层次存储器系统概述 1.1.概念与追求的目标概念与追求的目标 2.2.程序运行的局部性特性程序运行的局部性特性 3.3.各层存储器所用介质其各层存储器所用介质其特性特性 4.4.一致性、包含性一致性、包含性层次存储器系统概述层次存储器系统概述用途：存储器系统是计算机中用途：存储器系统是计算机中 用于存储程序和数据的部件。用于存储程序和数据的

10、部件。对其要求是：对其要求是：尽可能尽可能快快的读写的读写速度速度 尽可能尽可能大大的存储的存储容量容量 尽可能尽可能低低的成本的成本费用费用 怎样才能同时实现这些要求呢？怎样才能同时实现这些要求呢？用多级结构的存储器系统用多级结构的存储器系统 把要用的程序和数据，把要用的程序和数据，按其使用的急迫和频繁程度，按其使用的急迫和频繁程度，分块调入存储容量不同、分块调入存储容量不同、运行速度不同的存储器中，运行速度不同的存储器中，并由硬软件来统一管理与调度。并由硬软件来统一管理与调度。程序运行时的局部性原理程序运行时的局部性原理 在一小段时间内，最近被访问过在一小段时间内，最近被访问过 的程序和数

11、据很可能的程序和数据很可能再次被访问再次被访问 在空间上，这些被访问的程序和在空间上，这些被访问的程序和 数据往往集中在数据往往集中在一小片存储区一小片存储区 在访问顺序上，指令在访问顺序上，指令顺序执行顺序执行比比 转移执行的可能性大转移执行的可能性大 (大约大约 5:1)5:1)解决方案解决方案 选用生产与运行成本不同的、选用生产与运行成本不同的、存储容量不同的、存储容量不同的、读写速度不同的读写速度不同的 多种存储介质，组成一个多种存储介质，组成一个 统一管理的存储器系统。统一管理的存储器系统。解决方案解决方案 使每种介质都处于不同的地位，使每种介质都处于不同的地位，起到不同的作用，充分

12、发挥各起到不同的作用，充分发挥各 自在自在速度速度容量成本容量成本方面的优方面的优 势，从而达到最优性能价格比，势，从而达到最优性能价格比，以满足使用要求。以满足使用要求。19931993年大型计算机的存储器系统年大型计算机的存储器系统 存取速度存取速度 存储容量存储容量 存储成本存储成本 (美分美分/KB)/KB)CPU 10ns 512B 1800 CPU 10ns 512B 1800 缓存缓存 2040ns 128KB 72 2040ns 128KB 72 主存主存 60100ns 512MB 5.660100ns 512MB 5.6虚存虚存 1020ms 60228GB 0.23102

13、0ms 60228GB 0.23后援后援 220M 512GB2TB 0.01220M 512GB2TB 0.01 使使CPUCPU大部分时间访问高速缓大部分时间访问高速缓 存，速度最快；仅在从缓存中存，速度最快；仅在从缓存中 读不到数据时读不到数据时,才去读主存，速才去读主存，速 度略慢但容量更大；当从主存度略慢但容量更大；当从主存 中还读不到数据时中还读不到数据时,才去批量读才去批量读 虚存，速度很慢容量极大虚存，速度很慢容量极大,就解就解 决了对决了对速度速度、容量容量、成本成本的需求。的需求。层次之间应满足的原则层次之间应满足的原则 一致性原则：一致性原则：处在不同层次存储器中的处在不

14、同层次存储器中的 同一个信息应保持相同的值，同一个信息应保持相同的值，是保证正确地使用数据的是保证正确地使用数据的 最基本的要求之一，必须满足最基本的要求之一，必须满足 包含性原则：包含性原则：存储在内层（靠近存储在内层（靠近CPUCPU）的信息）的信息 一定被包含在其外层的存储介一定被包含在其外层的存储介 质中，反之则不成立。即内层质中，反之则不成立。即内层存储器中的全部信息，都是其存储器中的全部信息，都是其相邻外层存储器中一小部分信相邻外层存储器中一小部分信息的复制品息的复制品。二二.主存储器的组成与设计主存储器的组成与设计WRITEREAD CPU MainMemoryAB k 位（给出

15、地址）位（给出地址）DB n 位（传送数据）位（传送数据）READY静态和动态存储器芯片特性静态和动态存储器芯片特性 SRAM DRAMSRAM DRAM存储信息存储信息 触发器触发器 电容电容 破坏性读出破坏性读出 非非 是是需要刷新需要刷新 不要不要 需要需要 送行列地址送行列地址 同时送同时送 分两次送分两次送 静态和动态存储器芯片特性静态和动态存储器芯片特性 SRAM DRAMSRAM DRAM 运行速度运行速度 快快 慢慢 集成度集成度 低低 高高 发热量发热量 大大 小小 存储成本存储成本 高高 低低主存储器的读写过程主存储器的读写过程 数据寄存器数据寄存器 读过程读过程:给出地址

16、给出地址 主存储体主存储体 给出片选与读命令给出片选与读命令 保存读出内容保存读出内容 写过程写过程:给出地址给出地址 给出片选与数据给出片选与数据 地址寄存器地址寄存器 给出写命令给出写命令/WE/CS0/CS1静态存储器字、位扩展静态存储器字、位扩展地址总线低地址总线低11 位位实现片内选单元实现片内选单元高位地址译码高位地址译码给出片选信号给出片选信号/CS0/CS1高八位数据高八位数据低八位数据低八位数据/WE 2K*8 bit 2K*8 bit 2K*8 bit 2K*8 bit 译码器译码器静态存储器字、位扩展静态存储器字、位扩展 TEC-2 TEC-2 机的存储器的容量为机的存储

17、器的容量为 40964096个字，为个字，为 16 16 位字长，位字长，用用 2048 2048*8 8 的存储器芯片的存储器芯片 实现。为此实现。为此,必须用两个芯必须用两个芯 实现实现 由由 2048 2048 扩展容量到扩展容量到 4096 4096 个存储单元个存储单元（字扩展）（字扩展）静态存储器字、位扩展静态存储器字、位扩展再用两个芯片实现由再用两个芯片实现由8 8位扩展位扩展长度到长度到 16 16 位字长位字长（位扩展）（位扩展）要用要用 4 4 片芯片实现该存储器片芯片实现该存储器系统。系统。静态存储器字、位扩展静态存储器字、位扩展 为访问为访问 2048 2048 个存储

18、单元，个存储单元，要用要用 11 11 位地址，把地址总位地址，把地址总线的低线的低 11 11 位地址送到每位地址送到每个存储器芯片的地址引脚；个存储器芯片的地址引脚；对地址总线的高位进行译码，对地址总线的高位进行译码，译码信号送到各存储器芯片译码信号送到各存储器芯片的的/CS/CS 引脚，引脚，静态存储器字、位扩展静态存储器字、位扩展 用于选择存储器芯片，使不同用于选择存储器芯片，使不同芯片分时运行。芯片分时运行。还要向存储器芯片提供读写控还要向存储器芯片提供读写控制信号制信号 /WE/WE，以区分读写，以区分读写，/WE/WE为高电平是读操作，为低是写操为高电平是读操作，为低是写操作。作

19、。主存储器的多体结构主存储器的多体结构 为了提高计算机系统的工作为了提高计算机系统的工作 效率效率,需要提高主存储器的读需要提高主存储器的读写速度。写速度。为此可以实现多个能为此可以实现多个能够独立地执行读写的主存储器够独立地执行读写的主存储器体，以便提高多个体，以便提高多个 存储体之间存储体之间并行读写的能力。并行读写的能力。主存储器的多体结构主存储器的多体结构 多体结构同时适用于静态和多体结构同时适用于静态和 动态的存储器。考虑到程序运动态的存储器。考虑到程序运 行的局部性原理，多个存储体行的局部性原理，多个存储体 应按低位地址交叉编址的方式应按低位地址交叉编址的方式 加以组织加以组织。类

20、似的也可按一体类似的也可按一体 多字的方式设计主存储器部件。多字的方式设计主存储器部件。地址寄存器地址寄存器 主存储器存储体主存储器存储体 W W W W 数据总线数据总线一体多字结构一体多字结构选择地址寄存器地址寄存器 数据总线数据总线 0字字 1字字 2字字 3字字 多体结构多体结构 破坏性读出：执行读操作后，破坏性读出：执行读操作后，被读单元的内容一定被读单元的内容一定 被清为被清为零，会破坏所保存的信息零，会破坏所保存的信息为正常工作，必须把刚读出为正常工作，必须把刚读出的内容立即写回去，通常称的内容立即写回去，通常称为预充电延迟，它影响存储为预充电延迟，它影响存储器的工作频率，在结束

21、预充器的工作频率，在结束预充电前不能开始下一次读。电前不能开始下一次读。动态存储器动态存储器 定期刷新：定期刷新：在不进行读写在不进行读写操作时，操作时，DRAM DRAM 存储器的各单存储器的各单元处于断电状态，由于漏电的元处于断电状态，由于漏电的存在，保存在电容存在，保存在电容C CS S 上的电荷上的电荷会慢慢地漏掉，为此必须定时会慢慢地漏掉，为此必须定时予以补充，称为刷新操作。予以补充，称为刷新操作。刷新不是按字处理，而是刷新不是按字处理，而是每次刷新一行，即为连接在每次刷新一行，即为连接在同一行上所有存储单元的电同一行上所有存储单元的电容补充一次能量。容补充一次能量。刷新有两种方式：

22、刷新有两种方式：集中和分散刷新集中和分散刷新。行、列地址要分两次给出，行、列地址要分两次给出，在连续地使用相同的行地址在连续地使用相同的行地址读写时，也可以在前一次就读写时，也可以在前一次就将行地址锁存，之后仅送列将行地址锁存，之后仅送列地址，地址，快速分页组织快速分页组织以节省送地址的时间，支持以节省送地址的时间，支持这种运行方式的存储器被称这种运行方式的存储器被称为快速分页组织的存储器。为快速分页组织的存储器。快速分页组织只用于动态存快速分页组织只用于动态存储器储器。快速分页组织快速分页组织 三三.高速缓冲存储器的高速缓冲存储器的 组成与组成与运行原理运行原理三三.高速缓存高速缓存 CAC

23、HECACHE用途：设置在用途：设置在 CPU CPU 和和 主存主存储器之间，完成高速与储器之间，完成高速与 CPUCPU交换信息，尽量避免交换信息，尽量避免 CPUCPU不不必要地多次直接访问慢速的必要地多次直接访问慢速的主存储器主存储器，从而提高计算机从而提高计算机系统的运行效率系统的运行效率。高速缓存高速缓存 CACHECACHE实现：实现：这是一个存储容量这是一个存储容量很小，但读写速度更快的，很小，但读写速度更快的，以关联存储器方式运行、以关联存储器方式运行、用静态存储器芯片实现的用静态存储器芯片实现的高速静态存储器系统。高速静态存储器系统。要求：要求：有足够高的命中率，有足够高的

24、命中率，当当 CPUCPU需用主存中的数据需用主存中的数据时，多数情况下可以直接时，多数情况下可以直接从从CACHECACHE中得到，尽量少中得到，尽量少读主存储器。称二者之比读主存储器。称二者之比为命中率。为命中率。MEMORY CACHE CONTROLCACHE的基本运行原理的基本运行原理数据总线数据总线译码选译码选一单元一单元比较选比较选一单元一单元读过程为例读过程为例地址总线地址总线ADDR DATACACHE CPU 全相联方式全相联方式C P U数据数据地址地址有效位有效位主存储器主存储器CACHE比较比较译码译码标志标志数据数据直接映射方式直接映射方式C P U数据数据地址地址

25、有效位有效位主存储器主存储器CACHE比较比较译码译码译码译码页页内内地地址址页页号号标志标志数据数据两路组相联方式两路组相联方式C P U数据数据地址地址有效位有效位主存储器主存储器CACHE译码译码比较比较比较比较译码译码译码译码标志标志数据数据影响影响 CACHE CACHE 命中率的因素命中率的因素1.CACHE 1.CACHE 的容量，大一些好的容量，大一些好2.CACHE 2.CACHE 与主存储器每次交与主存储器每次交换信息的单位量换信息的单位量(Cache(Cache Line Size)Line Size)适中适中3.CACHE 3.CACHE 不同的组织方式，不同的组织方式

26、，多路组相联更好多路组相联更好4.CACHE 4.CACHE 的多级组织可提高的多级组织可提高命中率命中率5.CACHE 5.CACHE 的换字和回写算法的换字和回写算法CACHE 接入系统的体系结构接入系统的体系结构 侧接法：侧接法：像入出设备似的连接到像入出设备似的连接到 总线上，优点是结构简单，成本低，总线上，优点是结构简单，成本低，缺点是不利于降低总线占用率缺点是不利于降低总线占用率CPUMEMORYCACHEBus Master 1 Bus Master 2总线总线CACHE 接入系统的体系结构接入系统的体系结构 隔断法：隔断法：把原来的总线打断为两段，把原来的总线打断为两段，使使

27、CACHE 处在两段之间，优点是有利处在两段之间，优点是有利于提高总线利用率，支持总线并发操作，于提高总线利用率，支持总线并发操作，缺点是结构复杂，成本较高。缺点是结构复杂，成本较高。CPUMEMORYCACHEBus Master 1Bus Master 2总线总线改写主存储器的策略改写主存储器的策略 若若CPUCPU改写了改写了 CACHE CACHE 一单元内容后一单元内容后且尚未改变主存相应单元内容，则出且尚未改变主存相应单元内容，则出现数据不一致性。两种解决办法：现数据不一致性。两种解决办法：1.1.接下来直接改写主存单元内容。接下来直接改写主存单元内容。简便易行简便易行,但可能带来

28、系统运行但可能带来系统运行效率不高的问题，该后未被使用。效率不高的问题，该后未被使用。2.2.拖后改写主存单元内容，一拖后改写主存单元内容，一直拖到有另外的设备要读该直拖到有另外的设备要读该内容过时的主存单元时。首内容过时的主存单元时。首先停止这一读操作，接下来先停止这一读操作，接下来改写主存内容，之后再起动改写主存内容，之后再起动已停下来的读操作，否则不已停下来的读操作，否则不必改写。必改写。矛盾是如何检查是否应该矛盾是如何检查是否应该改写，通过监视地址总线改写，通过监视地址总线完成，记下无效单元地址完成，记下无效单元地址用于比较。用于比较。控制复杂控制复杂些，但可以提供更高系统些，但可以提供更高系统的运行效率。的运行效率。