数电-门电路练习题-课件.ppt
- 【下载声明】
1. 本站全部试题类文档,若标题没写含答案,则无答案;标题注明含答案的文档,主观题也可能无答案。请谨慎下单,一旦售出,不予退换。
2. 本站全部PPT文档均不含视频和音频,PPT中出现的音频或视频标识(或文字)仅表示流程,实际无音频或视频文件。请谨慎下单,一旦售出,不予退换。
3. 本页资料《数电-门电路练习题-课件.ppt》由用户(晟晟文业)主动上传,其收益全归该用户。163文库仅提供信息存储空间,仅对该用户上传内容的表现方式做保护处理,对上传内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(点击联系客服),我们立即给予删除!
4. 请根据预览情况,自愿下载本文。本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
5. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007及以上版本和PDF阅读器,压缩文件请下载最新的WinRAR软件解压。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 门电路 练习题 课件
- 资源描述:
-
1、第第 1 1 页页第第 2 章章 门电路门电路 单项选择题单项选择题 填空题填空题第第 2 2 页页1、如果将、如果将TTL与非门作非门使用,则多余输入端的处理方法为与非门作非门使用,则多余输入端的处理方法为()。全部接高电平全部接高电平 A部分接高电平、部分接地部分接高电平、部分接地 B全部接地全部接地 C部分接地、部分悬空部分接地、部分悬空 D分分 析析 提提 示示 与非门的输入端为相与逻辑关系。与非门的输入端为相与逻辑关系。依逻辑式依逻辑式 A 1=A ,多余输入端应为逻辑,多余输入端应为逻辑1,即接高电平。,即接高电平。第第 3 3 页页2、图示电路中均为、图示电路中均为CMOS门,门
2、,多余输入端接错的是多余输入端接错的是 ()。AAB&ABBAB&AB悬空悬空CA1BBADAB1BA分分 析析 提提 示示 各门输出端所标示的关系式是所要求实现的逻辑关系。各门输出端所标示的关系式是所要求实现的逻辑关系。图图A,实际,实际输出逻辑表达式为输出逻辑表达式为 。图图B,CMOS门的输入端不允许悬空,电路不能正常工作。门的输入端不允许悬空,电路不能正常工作。图图C,实际,实际输出逻辑表达式为输出逻辑表达式为 。图图D,实际,实际输出逻辑表达式为输出逻辑表达式为 。ABBBAYBABAY0BABBAY第第 4 4 页页3、下列各种门中,输入端、输出端可以互换使用的是、下列各种门中,输
3、入端、输出端可以互换使用的是 ()。三态门三态门 A OC门门 B CMOS传输门传输门 C TTL门门 D分分 析析 提提 示示 CMOS传输门,以传输门,以MOS管源极、漏管源极、漏 极作输入、输出端。极作输入、输出端。因因MOS管的源极、漏极可互换使管的源极、漏极可互换使 用,所以用,所以CMOS传输门的输入、输出传输门的输入、输出 端可互换使用。端可互换使用。CCoi/uuio/uuDDV第第 5 5 页页4、下列各种门中,输入信号即可以是数字信号又可以是模拟信号、下列各种门中,输入信号即可以是数字信号又可以是模拟信号的是的是 ()。三态门三态门 A OC门门 B CMOS传输门传输门
4、 C TTL门门 D分分 析析 提提 示示 控制端控制端 、时,时,输入信号输入信号 ui 的范围为的范围为 0V VDD 输出表达式为输出表达式为 1C0C01io、CCuu高阻态)(1DDVC)V0(0Coi/uuTGio/uuCC第第 6 6 页页ABY&VCCRCD5、如图所示、如图所示OC门组成的电路,可等效为门组成的电路,可等效为()。与非门与非门 A 或非门或非门 B 与或非门与或非门 C 异或门异或门 D分分 析析 提提 示示 由图示电路写出输出逻辑表达式并变形:由图示电路写出输出逻辑表达式并变形:输出函数和输入变量为与或非逻辑关系。输出函数和输入变量为与或非逻辑关系。CDAB
5、CDABY第第 7 7 页页AA&10kBY1ABY 1BA110kBY2BAY2CAY3&1 CDABY3BCD6、图示均为、图示均为TTL门,能实现表达式所要求逻辑功能的是门,能实现表达式所要求逻辑功能的是 ()。DA=1Y4AY 4分分 析析 提提 示示 图图A,接,接10k电阻的输入端为逻辑电阻的输入端为逻辑1,输出逻辑表达式为,输出逻辑表达式为 ,和所要求的逻辑功能相同。,和所要求的逻辑功能相同。图图B,接,接10k电阻的输入端为逻辑电阻的输入端为逻辑1,输出逻辑表达式为,输出逻辑表达式为 。图图C,接地,接地的输入端为逻辑的输入端为逻辑0,输出逻辑表达式为,输出逻辑表达式为 。图图
6、D,输出逻辑表达式为输出逻辑表达式为 。ABBAY11BABAY012CDABDCBAY1003AAAY04第第 8 8 页页+VDDY&1 A100kB7、图示为、图示为CMOS与或非门,输出逻辑表达式为与或非门,输出逻辑表达式为 ()。ABAYBABY C0Y D1Y分分 析析 提提 示示 接接 VDD 的的输入端为逻辑输入端为逻辑 1;因因 MOS 门的输入电流为门的输入电流为 0,接,接100k 电阻的输入端为逻辑电阻的输入端为逻辑 0。输出逻辑表达式为输出逻辑表达式为 00111BAY第第 9 9 页页A1TGY1BC8、图示电路中均为、图示电路中均为CMOS门,输出逻辑表达式为门,
7、输出逻辑表达式为 ()。CCACBAY D不能正常工作不能正常工作分分 析析 提提 示示 当当C=0时,传输门时,传输门TG为高阻态输出,后边为高阻态输出,后边 CMOS或非门的或非门的一个输入端相当于悬空,是不允许的。一个输入端相当于悬空,是不允许的。ACBAYBCAY第第 1010 页页A&100kYEN=1BCVDD9、图示电路中均为、图示电路中均为CMOS门,输出逻辑表达式为门,输出逻辑表达式为 ()。DCACBAY)(CAAY1BCAY ABAY分分 析析 提提 示示 由各门的逻辑功能有由各门的逻辑功能有 时,时,;时,时,。即即 。0CBAY1CAAY1()YAB CAC第第 11
展开阅读全文