半导体积体电路可靠性课件.ppt
- 【下载声明】
1. 本站全部试题类文档,若标题没写含答案,则无答案;标题注明含答案的文档,主观题也可能无答案。请谨慎下单,一旦售出,不予退换。
2. 本站全部PPT文档均不含视频和音频,PPT中出现的音频或视频标识(或文字)仅表示流程,实际无音频或视频文件。请谨慎下单,一旦售出,不予退换。
3. 本页资料《半导体积体电路可靠性课件.ppt》由用户(晟晟文业)主动上传,其收益全归该用户。163文库仅提供信息存储空间,仅对该用户上传内容的表现方式做保护处理,对上传内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(点击联系客服),我们立即给予删除!
4. 请根据预览情况,自愿下载本文。本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
5. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007及以上版本和PDF阅读器,压缩文件请下载最新的WinRAR软件解压。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 半导体 积体电路 可靠性 课件
- 资源描述:
-
1、Fuh-cheng Jong1第陸章第陸章半導體積體電路的可靠性半導體積體電路的可靠性Fuh-cheng Jong2 積體電路的良率與可靠性積體電路的良率與可靠性積體電路的良率除了影響產品的成本之外,也造成產品可靠性的問題!前者影響公積體電路的良率除了影響產品的成本之外,也造成產品可靠性的問題!前者影響公司的穫利與競爭力,後者影響產品的使用率,甚至可能造成整體系統癱瘓,對於航司的穫利與競爭力,後者影響產品的使用率,甚至可能造成整體系統癱瘓,對於航太或軍事用途的積體電路而言,可靠性的要求更是特別嚴苛,因此軍用的積體電路太或軍事用途的積體電路而言,可靠性的要求更是特別嚴苛,因此軍用的積體電路的價位
2、也就特別高的價位也就特別高。高良率的因素:高良率的因素:簡易的製程簡易的製程減輕製程的依賴度減輕製程的依賴度。良好的電路設計良好的電路設計電路的設計規格比較不會因為溫度,偏壓或製電路的設計規格比較不會因為溫度,偏壓或製 程程的漂動而改變。的漂動而改變。完善的人員紀率完善的人員紀率 減少人員的疏忽錯誤。減少人員的疏忽錯誤。精密的機台精密的機台 減少機台的誤差。減少機台的誤差。適當的工作環境(無塵室的要求)適當的工作環境(無塵室的要求)減少灰塵與塵埃造成元件或減少灰塵與塵埃造成元件或 電路的穿孔或斷線。電路的穿孔或斷線。小的晶片面積小的晶片面積。Fuh-cheng Jong3良率良率(Yield)
3、晶圓良率(晶圓良率(Fab線上線上Yield與與WAT Yield)晶片良率(晶片良率(CP Yield)封裝良率(封裝良率(Package yieldFT Yield)整體良率整體良率 totalgoodWWafersWafersYtotalgoodDDiesDiesYtotalgoodCChipsChipsY YT=YW YD YC Fuh-cheng Jong4Illustration of a Production WaferDieTest ChipFuh-cheng Jong5Tset KeyScribe LinesDiesTestStructuresTest Key measure
4、ment:Fuh-cheng Jong6製程的問題製程的問題 漏電流增加。漏電流增加。造成氧化層上下層短路。造成氧化層上下層短路。氧化層電場耐壓不足氧化層電場耐壓不足。過度蝕刻或氧化不足過度蝕刻或氧化不足 若是用於若是用於MOS的閘極氧化層,將造成的閘極氧化層,將造成MOS的閘極的閘極電電容增加,容增加,製程的問題:氧化層厚度太薄製程的問題:氧化層厚度太薄 造成截止電壓降低。造成截止電壓降低。若應用在若應用在Flash memories的的charge pumping電路,電路,將將造成昇壓造成昇壓 電路耐壓不足電路耐壓不足 氧化層崩潰若應用在氧化層崩潰若應用在快閃快閃記憶體或記憶體或DRAM
5、上上 ,將會造成儲存的電容不足,產生資料保持的問題(,將會造成儲存的電容不足,產生資料保持的問題(Data retention)電路傳輸線的寄生電容增)電路傳輸線的寄生電容增加加,減低了傳輸速度,減低了傳輸速度。可能造成接點(可能造成接點(contact 無法挖穿)開路無法挖穿)開路。若是用於若是用於MOS的閘極氧化層,將造成的閘極氧化層,將造成MOS的閘極電容減少,的閘極電容減少,造成截止電壓增加。造成截止電壓增加。若應用在快閃記憶體的若應用在快閃記憶體的charge pumping電路將造成電容的儲電路將造成電容的儲 存電荷不足存電荷不足無法寫入無法寫入。蝕刻不足或過度氧化蝕刻不足或過度氧
6、化 若是若是Flash memories的的button oxide,將造成熱載子無法穿越,將造成熱載子無法穿越製程的問題:氧化層厚度太厚製程的問題:氧化層厚度太厚 閘極氧化層,進到浮動閘內,使得晶胞無法寫入的問題;同閘極氧化層,進到浮動閘內,使得晶胞無法寫入的問題;同 樣的,樣的,厚厚的氧化層將使得跨在浮動閘與的氧化層將使得跨在浮動閘與基底層基底層的跨壓電場太的跨壓電場太 低,無法產生足夠移除浮動閘內的電荷。低,無法產生足夠移除浮動閘內的電荷。若應用在若應用在DRAM上,將會造成儲存的電容不足上,將會造成儲存的電容不足。造成製程過程的晶片表面高低不平造成製程過程的晶片表面高低不平(增加困難(
7、增加困難度),度),必需用必需用 CMP的技術磨平的技術磨平 Fuh-cheng Jong7製程的問題製程的問題 漏電流漏電流(沿著缺陷)(沿著缺陷)。因製程或原先長晶造成的因製程或原先長晶造成的缺陷缺陷 造成上下層短路。造成上下層短路。電場耐壓不足電場耐壓不足。Y=2/6=33.3%Y=28/32=87.5%defectAfter S.M.Szes VLSI TechnologySubstrate磊晶層磊晶層小山突起小山突起堆疊缺陷堆疊缺陷差排差排表面結核造成的缺陷表面結核造成的缺陷雜質雜質漏電流的漏電流的流動路徑流動路徑晶片尺寸與良率:晶片尺寸與良率:Fuh-cheng Jong8電路設計
8、電路設計 元件彼此製程間的差異造成參數的不同元件彼此製程間的差異造成參數的不同,例如,例如MOS的截止電的截止電 壓、氧化層厚度或佈植濃的差異,必需透過電路設計的考量壓、氧化層厚度或佈植濃的差異,必需透過電路設計的考量 ,把差異的百分比例降低,把差異的百分比例降低。溫度增加或降低都會造成元件的操作偏壓產生漂移,因為溫溫度增加或降低都會造成元件的操作偏壓產生漂移,因為溫 度會影響元件的建立電壓(度會影響元件的建立電壓(Building voltage)、本質載子)、本質載子 的的 數量與遷移率等因素,因此常常會利用二極體也有相同的影數量與遷移率等因素,因此常常會利用二極體也有相同的影 響參數而減
9、少溫度係數的影響。響參數而減少溫度係數的影響。數位電路的抗雜訊能力又比類比電路的抗數位電路的抗雜訊能力又比類比電路的抗雜訊能力好,也就雜訊能力好,也就 是是製程容忍度製程容忍度比較大,容忍的誤差可以比較好。比較大,容忍的誤差可以比較好。元件速度除了與製程中的閘極長度相關元件速度除了與製程中的閘極長度相關外,閘極外,閘極寬度則是決寬度則是決 定元件的驅動電流定元件的驅動電流,至隨著截止電壓增加也會減低操作頻率,至隨著截止電壓增加也會減低操作頻率 ;因此因此MOS的截止電壓也會越來越低的截止電壓也會越來越低。設設計計工工程程師師的的難難題題246810120.00.10.20.30.4Probab
10、ility density function(%)ParameterVT,IDDtDIVdtIV0類比式微電子類比式微電子的製程容忍度的製程容忍度數位式微電子數位式微電子的製程容忍度的製程容忍度Fuh-cheng Jong9+RS1 RS2 IE1 IE2 VC-VERC RCVO1 VO2Q1 Q2R1Q3R3 R2I3不具溫度補償的電路設計不具溫度補償的電路設計)(13212333212333BEQECQEBEQVRRRVRIIRRRVVRIIf T,VBEQ3ICQ3 ICQ3 depend on temperature Circuit unstableFuh-cheng Jong10V
11、C-VERC RCVO1 VO2Q1 Q2+DR1RS1 RS2 Q3R3 R2I3IE1 IE2 具溫度補償的電路設計具溫度補償的電路設計)(213233211RRRRVIVRRRVIfECQBEQD透過二極體與透過二極體與Q3都有類似的溫度係數,都有類似的溫度係數,得到得到與溫度無關與溫度無關(R1R2))(1)(3211212333212333BEQDECQDEDBEQVRRRVRRRVRIIRRRVVVVRI代回去代回去Fuh-cheng Jong11ElectromigrationVoidCurrent FlowAl FilmSiO2Si substrateHillock由於鋁原子的
12、原子量只有由於鋁原子的原子量只有27公克,所以重量很輕,當有大電流流過時,如果電子長期對公克,所以重量很輕,當有大電流流過時,如果電子長期對鋁原子長期的沖刷作用,將造成鋁原子被電子沖走而移位,移走後的位置形成空洞或造鋁原子長期的沖刷作用,將造成鋁原子被電子沖走而移位,移走後的位置形成空洞或造成金屬線的斷裂,成為開路,被沖走的鋁原子聚集一起,形成一個由鋁堆積出來類似小成金屬線的斷裂,成為開路,被沖走的鋁原子聚集一起,形成一個由鋁堆積出來類似小山丘的鋁塊。山丘的鋁塊。Grain(1)Grain(2)Grain(3)J12J13J23J表示電流密度,當表示電流密度,當J12J13+J23,三股電流的
13、交點處形成小山丘,三股電流的交點處形成小山丘,若若J12J13+J23,三股電流的交點,三股電流的交點處將形成空洞。處將形成空洞。Fuh-cheng Jong12Electromigration的平均失效時間的平均失效時間kTEnaeAJMTFMTF:median time to failure J:current density(A/cm2)A:material of microstructure and geometric properties conductor n:13 for aluminumEa:active energy in electron voltageT:absolute
14、 temperature ofd:grain sizew:鋁線寬度:鋁線寬度竹節效應(竹節效應(bamboo effect):當當w/d2到到4 時,電子遷移率的時,電子遷移率的MTF達到最低,當達到最低,當w/d 逐漸減少時,電子遷移率的逐漸減少時,電子遷移率的MTF逐漸增加逐漸增加thin film linesubmicron lineFuh-cheng Jong13Electromigration的平均失效時間的平均失效時間(續續)2 4 6 8 10 12 14 grain size200010001500500T50(hr)Strip width(m mm)Al-Cu-SiAl-Cu
15、Cr-Ag-Cugrain sizeFuh-cheng Jong14Hot Carriers Injection當當MOS偏壓在飽和區時(偏壓在飽和區時(|VGD|VT|),由於,由於VDS VGS,所以汲極端,所以汲極端產生最大的空乏區產生最大的空乏區(請看下圖(請看下圖),電子因在),電子因在A區形成夾止狀況的通道而產生類似尖區形成夾止狀況的通道而產生類似尖端放電的樣子,由於從汲極的電壓幾乎都跨越在這斷空乏區端放電的樣子,由於從汲極的電壓幾乎都跨越在這斷空乏區(就是(就是AB區域區域),所以),所以電子在此區域穫得幾乎就是電子在此區域穫得幾乎就是VDS的電壓,例如以的電壓,例如以3.3伏低
展开阅读全文