基本门电路和组合逻辑电路课件.ppt

1、下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录 门电路与组合逻辑电路门电路与组合逻辑电路1.1.2.2.。3.3.下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录1晶体管的开关特性晶体管的开关特性基本逻辑运算与逻辑门电路基本逻辑运算与逻辑门电路2逻辑代数及其运算规律逻辑代数及其运算规律3组合逻辑电路的分析和设计组合逻辑电路的分析和设计4数据选择器数据选择器56编码器和译码器编码器和译码器加法器加法器7 基本门电路和组合逻辑电路基本门电路和组合逻辑电路下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录1.1.晶体管的开

2、关特性晶体管的开关特性下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录1.1.晶体管的开关特性晶体管的开关特性下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录 数字信号指幅度的取值是离散的，幅值表示被数字信号指幅度的取值是离散的，幅值表示被限制在有限个数值之内。限制在有限个数值之内。二进制码二进制码就是一种数就是一种数字信号。二进制码受噪声的影响小，易于有数字信号。二进制码受噪声的影响小，易于有数字电路进行处理，所以得到了广泛的应用。字电路进行处理，所以得到了广泛的应用。数字信号的特点：数字信号的特点：数字信号波形图 下一页下一页章目录章目录

3、返回返回上一页上一页总目录总目录 习题目录习题目录1.1.晶体管的开关特性晶体管的开关特性脉冲跃变后的值比初始值高脉冲跃变后的值比初始值高脉冲跃变后的值比初始值低脉冲跃变后的值比初始值低0+3V0-3V0+3V0-3V下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录1.1.晶体管的开关特性晶体管的开关特性R导通导通截止截止S3V0VSRRD3V0V下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录1.1.晶体管的开关特性晶体管的开关特性饱和饱和3V0VuO 0uO UCC+UCCuiRBRCuOTuO+UCCRCECuO+UCCRCEC3V0V

4、下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录2.2.基本逻辑运算与逻辑门电路基本逻辑运算与逻辑门电路 “门门”是一种开关是一种开关，按照一定的条件去控制信号，按照一定的条件去控制信号的通过或不通过。的通过或不通过。门电路的输入和输出之间存在一定的逻辑关系门电路的输入和输出之间存在一定的逻辑关系(因因果关系果关系)，故门电路又称为，故门电路又称为逻辑门电路逻辑门电路。基本逻辑关系为基本逻辑关系为三种。三种。下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录2.2.基本逻辑运算与逻辑门电路基本逻辑运算与逻辑门电路 Y=A B220V+-0001

5、01110100ABYBYA下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录2.2.基本逻辑运算与逻辑门电路基本逻辑运算与逻辑门电路BY220VA+-Y=A+B000111110110ABY下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录2.2.基本逻辑运算与逻辑门电路基本逻辑运算与逻辑门电路101AY0Y220VA+-R下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录2.2.基本逻辑运算与逻辑门电路基本逻辑运算与逻辑门电路下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录2.2.基本逻辑运算

6、与逻辑门电路基本逻辑运算与逻辑门电路输入输入A、B、C全为高电平全为高电平“1”，输出输出 Y 为为“1”。输入输入A、B、C不全为不全为“1”，输出输出 Y 为为“0”。0V0V0V0V0V5V+U 5VRDADCABYDBC5V5V5V0V00000010101011001000011001001111ABYC0V5V下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录2.2.基本逻辑运算与逻辑门电路基本逻辑运算与逻辑门电路即：有即：有“0 0”出出“0 0”，全全“1 1”出出“1 1”Y=A B C&ABYC0000001010101100100001100100

7、1111ABYC逻辑关系逻辑关系：逻辑逻辑下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录2.2.基本逻辑运算与逻辑门电路基本逻辑运算与逻辑门电路0V0V0V0V0V5V5V5V5V0V00000011101111011001011101011111ABYC5V5V0VRDADCABYDBC输入输入A、B、C有一个为有一个为“1”，输出输出 Y 为为“1”。输入输入A、B、C全为低电平全为低电平“0”，输出输出 Y 为为“0”。下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录2.2.基本逻辑运算与逻辑门电路基本逻辑运算与逻辑门电路逻辑关系逻辑

8、关系：逻辑逻辑即：有即：有“1 1”出出“1 1”，全全“0 0”出出“0 0”Y=A+B+CABYC 100000011101111011001011101011111ABYC下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录2.2.基本逻辑运算与逻辑门电路基本逻辑运算与逻辑门电路+UCC-UBBARKRBRCYT 1 0饱和饱和逻辑表达式逻辑表达式：Y=A“0”10“1”“0”“1”AY逻辑符号逻辑符号1AY下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录2.2.基本逻辑运算与逻辑门电路基本逻辑运算与逻辑门电路有有“0 0”出出“1 1”，

9、全，全“1 1”出出“0 0”&ABCY&ABC00010011101111011001011101011110ABYCY=A B C1Y下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录2.2.基本逻辑运算与逻辑门电路基本逻辑运算与逻辑门电路有有“1 1”出出“0 0”，全，全“0 0”出出“1 1”1Y00010010101011001000011001001110ABYCABC 1YABC 1Y=A+B+C下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录2.2.基本逻辑运算与逻辑门电路基本逻辑运算与逻辑门电路-安安5.65.6ABY1有有

10、“0 0”出出“0 0”，全全“1 1”出出“1 1”有有“1 1”出出“1 1”，全全“0 0”出出“0 0”&ABY1 1ABY2Y2下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录3.3.逻辑代数及其运算规律逻辑代数及其运算规律下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录AAAA100011AAAAAAAAAA 01AAAA3.3.逻辑代数及其运算规律逻辑代数及其运算规律下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录ABBAABBA)()(CBACBA )()(CBACBACABACBA)()()()(C

11、ABACBACBABCAAA)()(CABABCBCAA)(BCBCA)(1BCA A+1=1 A A=A.3.3.逻辑代数及其运算规律逻辑代数及其运算规律下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录BABABABA110011111100列状态表证明：列状态表证明：AB0001101111100100ABBABABABA00003.3.逻辑代数及其运算规律逻辑代数及其运算规律下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录3.3.逻辑代数及其运算规律逻辑代数及其运算规律下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习

12、题目录3.3.逻辑代数及其运算规律逻辑代数及其运算规律(2)(2)应用应用“与非与非”门构成门构成“或或”门电路门电路(1)(1)应用应用“与非与非”门构成门构成“与与”门电路门电路AY&B&BAY&由逻辑代数运算法则：由逻辑代数运算法则：ABABY由逻辑代数运算法则：由逻辑代数运算法则：BABABAY下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录3.3.逻辑代数及其运算规律逻辑代数及其运算规律&YAYBA&AY 由逻辑代数运算法则：由逻辑代数运算法则：BABABAY下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录3.3.逻辑代数及其运算规

13、律逻辑代数及其运算规律例例3 3化简化简CABCBACBAABCY)()(BBCABBACCAAC A例例4 4化简化简CBCAABY)(AACBCAABCBACACABABCAAB下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录4.4.组合逻辑电路的分析和设计组合逻辑电路的分析和设计下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录4.4.组合逻辑电路的分析和设计组合逻辑电路的分析和设计确定确定下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录4.4.组合逻辑电路的分析和设计组合逻辑电路的分析和设计Y=Y2 Y3=A

14、AB B AB.A B.A B.A.A BBY1.AB&YY3Y2.下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录4.4.组合逻辑电路的分析和设计组合逻辑电路的分析和设计反演律反演律反演律反演律下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录4.4.组合逻辑电路的分析和设计组合逻辑电路的分析和设计ABY001 100111001=A B下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录4.4.组合逻辑电路的分析和设计组合逻辑电路的分析和设计下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录4.

15、4.组合逻辑电路的分析和设计组合逻辑电路的分析和设计(取取 Y=“1 1”列逻辑式列逻辑式对应于对应于Y=1=1，0 0 0 0 C Y0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录4.4.组合逻辑电路的分析和设计组合逻辑电路的分析和设计CBACBACBACBAY 0 0 0 0 C Y0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1ABCCBACBACBAY BCACBACBACBA下一页下一页章目录章目录返回返回上一

16、页上一页总目录总目录 习题目录习题目录4.4.组合逻辑电路的分析和设计组合逻辑电路的分析和设计YCBA01100111110&1010下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录4.4.组合逻辑电路的分析和设计组合逻辑电路的分析和设计(0 0 0 0 C 0 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1CBACBABABCAYCACBCBAY )(BACBA 下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录4.4.组合逻辑电路的分析和设计组合逻辑电路的分析和设计-安安5.85.8ACBCB

17、AY CABCBA.&ABCC&1&1ABCY)(BACBAY 下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录5.5.加法器加法器0 0 0 0 11+10101010不考虑低位不考虑低位来的进位来的进位半加器实现半加器实现全加器实现全加器实现下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录5.5.加法器加法器 下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录5.5.加法器加法器A B S C0 0 0 00 1 1 01 0 1 01 1 0 1BABABAS.ABSCABC 下一页下一页章目录章目录返回返回上一

18、页上一页总目录总目录 习题目录习题目录5.5.加法器加法器输入输入-1表示低位来的进位表示低位来的进位AiBiCi-1SiCi下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录5.5.加法器加法器1iii1iii1iii1iiiiCBACBACBACBAS1iii1iii1iii1iiiiCBACBACBACBAC1ii1iiiiCACBBA1iiiCBA0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 01 0 1 0 11 1 0 0 11 1 1 1 1下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录5.

19、5.加法器加法器1ii1iiiiiCACBBAC1iiiiCBAS&=11CiSi&1BiAiCi-1Si下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录5.5.加法器加法器A3B3S3C3A2B2S2C2A1B1S1C1A0B0C0-1S0C0下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录6.6.编码器和译码器编码器和译码器 n 位二进制代码有位二进制代码有 2n 种组合，可以表示种组合，可以表示 2n 个信息。个信息。下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录6.6.编码器和译码器编码器和译码器编码器编码

20、器下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录6.6.编码器和译码器编码器和译码器 下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录6.6.编码器和译码器编码器和译码器0 0 01 0 0I0I1I2I3I5I6I输入输入输输 出出Y2 Y1 Y0下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录6.6.编码器和译码器编码器和译码器Y2=I4+I5+I6+I7=I4 I5 I6 I7.=I4+I5+I6+I7Y1=I2+I3+I6+I7=I2 I3 I6 I7.=I2+I3+I6+I7Y0=I1+I3+I5+I7=

21、I1 I3 I5 I7.=I1+I3+I5+I7下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录6.6.编码器和译码器编码器和译码器10000000111I7I6I5I4I3I1I2Y2Y1Y0下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录6.6.编码器和译码器编码器和译码器表示十进制数表示十进制数1010个个编码器编码器下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录6.6.编码器和译码器编码器和译码器 00011101000011110001101100000000111下一页下一页章目录章目录返回返回上一页上

22、一页总目录总目录 习题目录习题目录6.6.编码器和译码器编码器和译码器Y3=I8+I9下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录6.6.编码器和译码器编码器和译码器10000000011101101001&1 1 1 1 1 1 I1 I2 I3 I4 I5 I6 I7 I8 I9下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录6.6.编码器和译码器编码器和译码器98983.IIIIY 765476542IIIIIIIIY 763276321IIIIIIIIY 97531975310IIIIIIIIIIY 下一页下一页章目录章目录返回返

23、回上一页上一页总目录总目录 习题目录习题目录6.6.编码器和译码器编码器和译码器十键十键84218421码编码器的逻辑图码编码器的逻辑图+5V&Y3&Y2&Y1&Y0I0I1I2I3I4I5I6I7I8I91K 10S001S12S23S34S45S56S67S78S89S9下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录6.6.编码器和译码器编码器和译码器下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录6.6.编码器和译码器编码器和译码器下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录6.6.编码器和译码器编码器和

24、译码器动画动画下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录6.6.编码器和译码器编码器和译码器 输输 入入A B CY0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 0 1 0 0 0 0 0 0 00 0 1 0 1 0 0 0 0 0 00 1 0 0 0 1 0 0 0 0 00 1 1 0 0 0 1 0 0 0 01 0 0 0 0 0 0 1 0 0 01 0 1 0 0 0 0 0 1 0 01 1 0 0 0 0 0 0 0 1 01 1 1 0 0 0 0 0 0 0 1输输 出出下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题

25、目录习题目录6.6.编码器和译码器编码器和译码器Y0=A B CY1=A B CY2=A B CY3=A B CY7=A B CY4=A BCY6=A B CY5=A B C下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录6.6.编码器和译码器编码器和译码器CBA111&Y0Y1Y2Y3Y4Y5Y6Y70 1 11 0 010000000AABBCC下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录6.6.编码器和译码器编码器和译码器0AS2-42-4线译码器线译码器ABCD0Y1Y2Y时时，当当 0 S3Y1AAEBECEDE下一页下一页章目

26、录章目录返回返回上一页上一页总目录总目录 习题目录习题目录6.6.编码器和译码器编码器和译码器总线总线时时，当当 0 S00总线总线0AS2-42-4线译码器线译码器ABCDAEBECEDE0Y1Y2Y3Y1A脱离总线脱离总线数据数据下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录6.6.编码器和译码器编码器和译码器CT74LS139CT74LS139型译码器型译码器(a)(a)外引线排列图；外引线排列图；(b)(b)逻辑图逻辑图(a)GND1Y31Y21Y11Y01A11A01S876543212Y22Y32Y11Y02A12A02S+UCC109161514131

27、211CT74LS139(b)11111&Y0&Y1&Y2&Y3SA0A1下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录6.6.编码器和译码器编码器和译码器 输输 入入 输输 出出SA0A1Y0110 0 00 0 11 001 101110 Y1Y2Y3111011101110111CT74LS139CT74LS139型型译码器译码器S=0时译码器工时译码器工作作输出低电平有效输出低电平有效下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录6.6.编码器和译码器编码器和译码器GND Y S S S A A A71232106543210CC

28、YY Y YY YY U16 15 14 13 12 11 10 91 2 3 4 5 6 7 8 A A A21070YY 123S S S 1S0 S S 123下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录6.6.编码器和译码器编码器和译码器二二 十十进进制制代代码码下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录6.6.编码器和译码器编码器和译码器 由七段发光二极管构成由七段发光二极管构成例：例：共阴极接法共阴极接法a b c d e f g 0 1 1 0 0 0 01 1 0 1 1 0 1gfedcba低低电电平平时时发发光光

29、高高电电平平时时发发光光共阳极接法共阳极接法abcgdef共阴极接法共阴极接法abcdefg下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录6.6.编码器和译码器编码器和译码器Q3 Q2Q1Q0agfedcb译译码码器器二二 十十进进制制代代码码100101111117个个4位位下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录6.6.编码器和译码器编码器和译码器gfedcbaQ3 Q2 Q1 Q0a b c d e f g 0 0 0 0 1 1 1 1 1 1 0 00 0 0 1 0 1 1 0 0 0 0 10 0 1 0 1 1 0

30、1 1 0 1 20 0 1 1 1 1 1 1 0 0 1 30 1 0 0 0 1 1 0 0 1 1 40 1 0 1 1 0 1 1 0 1 1 50 1 1 0 1 0 1 1 1 1 1 60 1 1 1 1 1 1 0 0 0 0 71 0 0 0 1 1 1 1 1 1 1 81 0 0 1 1 1 1 1 0 1 1 9下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录6.6.编码器和译码器编码器和译码器BS204A0A1A2A3CT74LS247CT74LS247+5V来来自自计计数数器器七段译码器和数码管的连接图七段译码器和数码管的连接图5107a

31、bcdefgRBI BI LTA11A22LT3BI4RBI5A36A07GND8911101213141516+UCCCT 74LS247CT74LS247CT74LS247型译码型译码器的外引线排列图器的外引线排列图abcdefg下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录7.7.多路数据选择器多路数据选择器IYD0D1D2D3SA1A0A0A1D0D1D2D3S下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录7.7.多路数据选择器多路数据选择器从从多路多路数据中选择其中所需要的数据中选择其中所需要的一路一路数据输出。数据输出。例：例

32、：四选一数据选择器四选一数据选择器输输入入数数据据输出数据输出数据使能端使能端D0D1D2D3WSA1A0控制信号控制信号下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录7.7.多路数据选择器多路数据选择器11&111&1YD0D1D2D3A0A1S1000000CT74LS153CT74LS153型型4 4选选1 1数据选择器数据选择器下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录7.7.多路数据选择器多路数据选择器11&111&1YD0D1D2D3A0A1S01D0000由控制端决定选择哪由控制端决定选择哪一路数据输出。一路数据输出。选

33、中选中D0001100CT74LS153CT74LS153型型4 4选选1 1数据选择器数据选择器动画动画下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录7.7.多路数据选择器多路数据选择器SAADSAADSAADSAADY013012011010 CT74LS153CT74LS153功能表功能表使能使能选选 通通输出输出SA0A1Y10000001100110D3D2D1D0 1S A11D31D21D11D01W地地CT74LS153(双双4 4选选1 1)2D32D22D12D02WA02SUCC15 14 13 12 11 10 91613245678正正常常

34、工工作作。时时禁禁止止选选择择；时时,S,Y,S00111 下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录7.7.多路数据选择器多路数据选择器CT74LS153CT74LS1531;0012选选通通芯芯片片,SA 。20,122选选通通芯芯片片SA若若A2A1A0=010,输出选中输出选中1D2路的数据信号。路的数据信号。CT74LS153(双双4 4选选1 1)2D32D22D12D02WA02SUCC15 14 13 12 11 10 9161S A11D31D21D11D01W地地13245678A0A1A21下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录7.7.多路数据选择器多路数据选择器SA0A2Y100000D3D2D1D0A20D40D50D60D7000101 000011100110101111下一页下一页章目录章目录返回返回上一页上一页总目录总目录 习题目录习题目录本章小结本章小结基本逻辑门电路。基本逻辑门电路。组合逻辑电路的分析和设计。组合逻辑电路的分析和设计。加法器、编码器与译码器和数据选择器。加法器、编码器与译码器和数据选择器。