10章-时序逻辑电路课件.ppt

1、第第10 10章章 时序逻辑电路时序逻辑电路1 110.1基本概念时序逻辑:与时间先后顺序有关不仅与当前因素有关,还与前一时刻因素有关状态机是描述时序逻辑的数学模型2 210.1.2 时序逻辑电路的特点时序电路包含存储元件,输出还与前一刻状态有关3 3组合电路组合电路存储电路存储电路X X1 1X Xi iZ Z1 1Z Zj jQ Q1 1Q Qr rY Y1 1Y Yr r输入输入信号信号输出输出信号信号存储电路的输出信号存储电路的输入信号10.2触发器触发器:作为存储元件4 4（1 1）定义）定义能够存储1位二进制码的逻辑电路。（2 2）触发器特点）触发器特点 v 具有两个稳定状态0和1

2、，属于双稳态器件；v 有两个互补的输出端。触发:扣板机（3 3）触发器的现态和次态）触发器的现态和次态现态：触发器接收输入信号之前的状态，叫做现态，用Qn表示。次态：触发器接收输入信号之后的状态，叫做次态，用Qn+1 表示。5 5v用或非门实现的基本RS触发器（a a）逻辑图）逻辑图6 6SRQaQbG1G21111QQSR（b b）逻辑符号）逻辑符号输入高电平有效由逻辑图可得逻辑表达式为：第5章10.2.1 基本RS触发器7 7（d d）基本）基本RSRS触发器的动作特点触发器的动作特点这就是基本这就是基本RSRS触发器触发器的动作特点。的动作特点。在基本RS触发器中，输入信号直接加在输出门

3、上，所以输入信号在全部作用时间里（即：S或R为1的全部时间）都能直接改变输出端Q和Q的状态。8 810.2.2 门控RS触发器（1）电路结构和逻辑符号（a a）电路结构）电路结构（b b）图形符号）图形符号基本RS触发器输入控制电路CLKCLKCLK/CP【CLOCK PULSE】：时钟信号、时钟脉冲 门控RS触发器由外加时钟脉冲CLK控制，使各触发器在规定的时刻按各自输入信号所决定的状态同步触发器翻转，属钟控触发器。9 9（2）特性表10101111 0RSQRSQn1n（CLK=1期间有效）期间有效）（3）特性方程（约束条件）（约束条件）10.2.3 门控D锁存器1212（a a）D D锁

4、存器的基本形锁存器的基本形式式数据输入端数据输入端控制端控制端工作工作原理原理当CLK=1时，输出端状态随输入状态而改变；当CLK=0时，输出端状态保持不变。v 适用于单端输入信号的场合。令S=D，R=DCLK逻辑符号逻辑符号DQn11313 D CP Q Q DQ Q曾用符号 D CP 1DQ Q国标符号 CP C110.2.4 边沿D触发器CLK=0,保持CLK=0 1CLK=1,保持1414设初态Q=000tCPtDtQ电平敏感型(门控)与边沿触发型比较151510.2.5.T 10.2.5.T 触发器触发器1.1.特性表特性表2.2.特性方程特性方程Qn+1=T Qn+T Qn T Q

5、n Qn+10 00 11 01 11010说明保持翻转时序图见P173161610.2.6.JK10.2.6.JK触发器触发器1.1.特性表特性表2.2.特性方程特性方程 Q =J Q +K Qn+1nn由特性表填卡诺图化简得：J K Qn Qn+10 0 10 1 00 1 11 0 11 0 01 1 10 0 0 11100011 1 001717逻辑符号：C11JQQJCP1KKC11JQQJCP1KK上升沿触发有效下降沿触发有效1818而且取决于上一个时刻的输出状态。任一时刻的输出信号不仅取决于此时刻的输入信号，10.3同步时序逻辑电路的分析方法v 同步时序电路：构成电路的每块触发

6、器的时钟脉冲来自同 一个脉冲源，同时作用在每块触发器上。v 异步时序电路：构成电路的每块触发器的时钟脉冲来自不同的脉冲源，作用在每块触发器上的时间也不一定相同。摩尔型:只依赖当前状态米利型:同时依赖当前状态和原始输入时序电路的分析步骤：1919电路图电路图写方程写方程（1）时钟方程（对异步时序电路而言）时钟方程（对异步时序电路而言）（2）各触发器的驱动方程）各触发器的驱动方程 （3）输出方程）输出方程各触发器的各触发器的状态方程状态方程状态图、状态状态图、状态表或时序图表或时序图判断电路判断电路 逻辑功能逻辑功能1234例10.1：试分析如图的时序电路。2020Q1Q0CLK YQ2Q1D C

7、1D C1&=1 1 12 2写方程式状态方程状态表状态图时序图 写方程式写方程式时钟方程：212112CLKCLK nnQQZ21nnnQQDQD21211输出方程：输出仅与电路现态有关，为穆尔型时序电路。同步时序电路的时钟方程可省去不写。驱动方程：调题图调题图 求状态方程求状态方程D触发器的特性方程：2222DQn1将各触发器的驱动方程代入，即得电路的状态方程：nnnnnQDQQQDQ111121212调题图调题图 计算、列状态表计算、列状态表2323nQ1nnnnnnnQQZQQQQQ2111121120 0 0 10000101112ZQQnn0 11 01 1 计算、列状态表计算、列

8、状态表2424nQ1001011112ZQQnnnnnnnnnQQZQQQQQ2111121120 0 0 100 11 01 1 1 00 计算、列状态表计算、列状态表2525nQ1001111112ZQQnnnnnnnnnQQZQQQQQ2111121120 0 0 100 11 01 1 1 00 1 10 计算、列状态表计算、列状态表2626nQ1111001112ZQQnnnnnnnnnQQZQQQQQ2111121120 0 0 100 11 01 1 1 00 1 10 0 01调题图调题图 画状态图、时序图画状态图、时序图状态图状态图2727 00 01/1 /0 11 10

9、/0 /0 排 列 顺 序：/Z nnQQ12 时序图时序图2828 CLK Q1 Q2 Z Q2Q1Z补充：试分析如图的时序电路。2929 ZQ1Q1Q2Q21J C11K1J C11K1J C11K&Q0Q0CPFFFF0 0FFFF1 1FFFF2 2返回返回返回返回 写方程式写方程式时钟方程：3030CPCPCPCP012nnQQY21nnnnnnQKQJQKQJQKQJ202001011212 输出方程：输出仅与电路现态有关，为穆尔型时序电路。同步时序电路的时钟方程可省去不写。驱动方程：调题图调题图 求状态方程求状态方程JK触发器的特性方程：3131nnnQKQJQ1将各触发器的驱动

10、方程代入，即得电路的状态方程：nnnnnnnnnnnnnnnnnnnnnnnnQQQQQQKQJQQQQQQQKQJQQQQQQQKQJQ202020000100101011111112121222212 计算、列状态表计算、列状态表32320001000101112YQQQnnn0001010101112YQQQnnn0001001101112YQQQnnn0001011101112YQQQnnn1100100101112YQQQnnn1100110101112YQQQnnn0000101101112YQQQnnn0000111101112YQQQnnn 现 态 次 态 输 出 nnnQQQ

11、012 101112 nnnQQQ Y nnnnnnnnQQYQQQQQQ212100111120 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 11 0 11 1 10 0 00 1 01 0 01 1 000001100 画状态图、时序图画状态图、时序图状态图状态图3333 000001011/1/0100110111/0 /0/0 /0(a)有效循环010 101(b)无效循环/0/1排列顺序：/Y nnnQQQ012时序图时序图3434CPQ0Q1Q2Y 电路功能电路功能有效循环的6个状态分别是05这6个十进制数字的格雷码，并且在时钟脉冲

12、CP的作用下，这6个状态是按递增规律变化的，即：000001011111110100000所以这是一个用格雷码表示的六进制同步加法计数器。当对第6个脉冲计数时，计数器又重新从000开始计数，并产生输出Y1。3535例 10.2例 10.33636寄存器概述寄存器概述3737v 定义定义在数字电路中，用来在数字电路中，用来存放二进制数据或代码存放二进制数据或代码的电路称的电路称为为寄存器寄存器。v 组成原理组成原理寄存器是由具有存储功能的触发器组合起来构成的。寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储一个触发器可以存储1 1位二进制代码，位二进制代码，存放存放n n位二进制

13、代码的寄存器，需用位二进制代码的寄存器，需用n n个触发器来个触发器来 构成。构成。10.5 寄存器就像笔记本CPD11DC1Q0 Q0D0FF01DC1Q1 Q1FF11DC1Q2 Q2D2FF21DC1Q3 Q3D3FF3CRRDRDRDRD383810.5.1 10.5.1 基本寄存器基本寄存器00000123nnnnQQQQ（1）清零。清零。CR=0，异步清零。即有：，异步清零。即有：012310111213DDDDQQQQnnnn（2）送数。送数。CR=1时，时，CP上升沿上升沿送数。即有：送数。即有：（3）保持。保持。在在CR=1、CP上升沿以外时间上升沿以外时间，寄存器内容将，寄

14、存器内容将 保持不变。保持不变。并入并出并入并出只能并行送入数据，需要时也只能并行输出。只能并行送入数据，需要时也只能并行输出。10.5.2 10.5.2 移位寄存器移位寄存器3939数据可以在移位脉冲作用下依次逐位右移或左移。数据可以在移位脉冲作用下依次逐位右移或左移。数据传输方式数据传输方式可见，它十分灵活，因此用途也很广。可见，它十分灵活，因此用途也很广。并行输入、并行输出并行输入、并行输出 串行输入、串行输出串行输入、串行输出 并行输入、串行输出并行输入、串行输出 串行输入、并行输出串行输入、并行输出404010.5.3 10.5.3 移位寄存器移位寄存器74LS19474LS194

15、74LS194 74LS194的逻辑简图及功能的逻辑简图及功能MRS1S0Q0Q1Q2Q3D0 D1 D2 D3异步清零输入端异步清零输入端 串行右移输入端串行右移输入端串行左移输入端串行左移输入端控制输入端控制输入端4 4位并行输入端位并行输入端它们的状态它们的状态组合可以完组合可以完成成4 4种控制种控制功能。功能。4141控制端控制端S S1 1、S S0 0的逻辑功能的逻辑功能引脚排列图引脚排列图CPMMCR 01工作状态0 1 0 0 1 0 1 1 1 0 1 1 1 异步清零保 持右 移左 移并行输入RDS1S0CP序序号号清零清零MR输输 入入输输 出出控制信号控制信号 串行输

16、入串行输入 时钟时钟脉冲脉冲CP并行输入并行输入Q3Q2Q1Q0S1S0左移左移DSL右移右移DSRD3D2D1D0100000211(0)QDnQCnQBnQAn3111DCBADCBA411011QDnQCnQBn511000QDnQCnQBn61011QCnQBnQAn171010QCnQBnQAn08100QDnQCnQBnQAn4242CPMMCR 01工作状态0 1 0 0 1 0 1 1 1 0 1 1 1 异步清零保 持右 移左 移并行输入MR S1S0CLK第第1 1行：寄存器异步清零；行：寄存器异步清零；第第2 2行：行：MR=1,CLK=1(MR=1,CLK=1(或或0)

17、0)时，保持；时，保持；第第3 3行：并行输入同步预置数；行：并行输入同步预置数；第第4 4、5 5行：串行输入左移；行：串行输入左移；第第6 6、7 7行：串行输入右移；行：串行输入右移；第第8 8行：保持状态。行：保持状态。应用环形计数器例10.5步进码计数器伪随机码发生器43434444在数字电路中，能够记忆输入脉冲个数的电路。在数字电路中，能够记忆输入脉冲个数的电路。计数器概述计数器概述v 定义v 分类（1 1）按）按计数的功能计数的功能分分加法计数器加法计数器减法计数器减法计数器可逆计数器可逆计数器（又称（又称加加/减计数器减计数器）基本功能基本功能统计时钟脉冲的个数，即实现计数操作

18、。统计时钟脉冲的个数，即实现计数操作。v 功能其它功能其它功能可用于可用于分频分频、定时定时、产生节拍脉冲产生节拍脉冲等。等。10.6 计数器交通灯电梯显示4545（3 3）按）按计数的数制计数的数制分分二进制计数器二进制计数器十进制计数器十进制计数器不规则计数器不规则计数器（又称任意进制计数器）（又称任意进制计数器）（2 2）按）按计数的进制方式计数的进制方式分分同步计数器同步计数器异步计数器异步计数器顺次工工作464610.6.1 常用集成计数器：74LS161/163 474LS161/163 4位二进制同步加法计数器位二进制同步加法计数器一一74LS16174LS161的逻辑简图及功能

19、的逻辑简图及功能时钟脉冲时钟脉冲（上升沿有效）（上升沿有效）异步异步清零端（低电平有效）清零端（低电平有效）功能转换端功能转换端数据输入端数据输入端输出端输出端预置数的控制端预置数的控制端进位输出端进位输出端Q3 Q2 Q1 Q0C0CLKCTPCTT74LS161RDLDD3 D2 D1 D04747清零清零 预置预置使能使能时钟时钟预置数据输入预置数据输入输输 出出CRLD CTP CTT CLK D0D1D2D3Q0Q1Q2Q30000010ABCDABCD1101保保 持持110保持保持1111计计 数数74LS161功能表关系见P1874848v 74LS163 74LS163和和7

20、4LS16174LS161功能上基本相同，也同样可以功能上基本相同，也同样可以实现实现4 4位二进制计数位二进制计数或者或者1 1位十六进制计数位十六进制计数；v 二者的逻辑简图和引脚排列图相同；二者的逻辑简图和引脚排列图相同；v 不同之处是：不同之处是：74LS16374LS163采用采用同步同步清零方式，清零方式，74LS16174LS161采用采用异步异步清零方式。清零方式。74LS16374LS163的功能的功能与与74LS16174LS161相比较而言：相比较而言：494974LS160/162 74LS160/162 同步十进制加法计数器同步十进制加法计数器74LS160采用采用异

21、步异步清零方式，清零方式，74LS162采用采用同步同步清零方式。清零方式。v 相同之处：相同之处：74LS16074LS160、74LS16274LS162的引脚排列图、逻辑的引脚排列图、逻辑 功能示意图与功能示意图与74LS16174LS161、74LS16374LS163相同；相同；74LS160/16274LS160/162与与74LS161/16374LS161/163相比较而言：相比较而言：v 不同之处：不同之处：74LS16074LS160和和74LS16274LS162是十进制同步加法计是十进制同步加法计 数器，数器，【计数过程计数过程】而而74LS16174LS161和和74

22、LS16374LS163是是4 4位二进制（或位二进制（或1 1位位 十六进制）同步加法计数器。十六进制）同步加法计数器。74LS16074LS160与与74LS16274LS162的区别：的区别：10.6.2 计数器应用505074LS161/74LS16374LS161/74LS163正常计数时的状态转换图：正常计数时的状态转换图：实际芯片形状：实际芯片形状：每记录16个状态后回05151任意进制计数器的构成方法任意进制计数器的构成方法用 N 进制计数器，构成 M 进制计数器（一）（一）MN 的情况的情况（用多片N进制计数器组合构成）CLK同步/异步例10.910.6 10.6 计数器计数

23、器主要内容主要内容:J了解集成计数器了解集成计数器74LS16174LS161J利用利用74LS16174LS161构造任意进制计数器构造任意进制计数器5555在数字电路中，能够记忆输入脉冲个数的电路。在数字电路中，能够记忆输入脉冲个数的电路。v 定义v 分类（1）按）按计数的功能计数的功能分分加法计数器加法计数器减法计数器减法计数器可逆计数器可逆计数器（又称（又称加加/减计数器减计数器）基本功能基本功能统计时钟脉冲的个数，即实现计数操作。统计时钟脉冲的个数，即实现计数操作。v 功能其它功能其它功能可用于可用于分频分频、定时定时、产生节拍脉冲产生节拍脉冲等。等。10.6 10.6 计数器计数器

24、交通灯电梯显示5656（3）按）按计数的数制计数的数制分分二进制计数器二进制计数器十进制计数器十进制计数器不规则计数器不规则计数器（又称任意进制计数器）（又称任意进制计数器）（2）按）按计数的进制方式计数的进制方式分分同步计数器同步计数器异步计数器异步计数器顺次工作各触发器不是同时翻转的计数器，称为异步计数器。各触发器同时翻转的计数器，叫做同步计数器。575710.6.1 常用集成计数器：74LS161/163 4位二进制同步加法计数器位二进制同步加法计数器一一74LS161的逻辑简图及功能的逻辑简图及功能时钟脉冲时钟脉冲（上升沿有效）（上升沿有效）异步异步清零端（低电平有效）清零端（低电平有

25、效）功能转换端功能转换端数据输入端数据输入端输出端输出端预置数的控制端预置数的控制端进位输出端进位输出端Q3 Q2 Q1 Q0C0CLKCTPCTT74LS161RDLDD3 D2 D1 D074LS16174LS161的引脚排列图的引脚排列图58585959清零清零 预置预置使能使能时钟时钟预置数据输入预置数据输入输输 出出CRLD CTP CTT CLK D0D1D2D3Q0Q1Q2Q30000010ABCDABCD1101保保 持持110保持保持1111计计 数数74LS161功能表CR:CR:异步清零异步清零,低电平有效低电平有效LD:LD:同步置数同步置数,低电平有效低电平有效CTP

26、,CTTCTP,CTT:有一为零有一为零,保持保持QCPQ0Q21Q3LDRDDD0D21D3EPETRCO121314150120清零异步同步置数加法计数保持0010011001111111 10 01 11 10 01 11 11 11 11 11 11 11进位进位06060各控制信号优先关系CR=0 异步清零异步清零CR=1 LD=0 同步置数同步置数 LD=1 CTT&CTP=1 保持保持 CTT&CTP=0 计数计数61616262v 74LS163和和74LS161功能上基本相同，也同样可以实功能上基本相同，也同样可以实现现4位二进制计数位二进制计数或者或者1位十六进制计数位十六

27、进制计数；v 二者的逻辑简图和引脚排列图相同；二者的逻辑简图和引脚排列图相同；v 不同之处是：不同之处是：74LS163采用采用同步同步清零方式，清零方式，CR=0,CLK 74LS161采用采用异步异步清零方式。清零方式。二、二、74LS163的功能的功能与与74LS161相比较而言：相比较而言：636374LS160/162 同步十进制加法计数器同步十进制加法计数器74LS160采用采用异步异步清零方式，清零方式，74LS162采用采用同步同步清零方式。清零方式。v 相同之处：相同之处：74LS160、74LS162的引脚排列图、逻辑的引脚排列图、逻辑 功能示意图与功能示意图与74LS16

28、1、74LS163相同；相同；74LS160/162与与74LS161/163相比较而言：相比较而言：v 不同之处：不同之处：74LS160和和74LS162是是十进制十进制同步加法计同步加法计 数器，数器，【计数过程计数过程】而而74LS161和和74LS163是是4位二进制（或位二进制（或1位位 十六进制十六进制）同步加法计数器。）同步加法计数器。74LS160与与74LS162的区别：的区别：10.6.2 10.6.2 计数器应用计数器应用646474LS161/74LS163正常计数时的状态转换图：正常计数时的状态转换图：实际芯片形状：实际芯片形状：每记录16个状态后回06565任意进

29、制计数器的构成方法任意进制计数器的构成方法用 N 进制计数器，构成 M 进制计数器（一）（一）MN 的情况的情况MN 的情况的情况实现模实现模6计数计数00000001 0010 00110100010101101、复位法（即清零法）、复位法（即清零法）利用第M+1个状态译码，使 CR=0，电路输出 M个稳定状态，不等下一个CLK脉冲到来，电路立即回到0000状态。第M+1个状态为暂态，不等稳定，就已消失。暂态异步清零异步清零6666“一触即发”74LS161 Q0 Q1 Q2 Q3 ET EP CP C LD RD D0 D1 D2 D3 电路电路:01100000使 CR=0&0110CR

30、=0 Q3 Q2 Q1 Q011011676700000001 0010 0011010001012、置零法、置零法电路输出 M个稳定状态，等下一个CLK脉冲到来，电路立即回到0000状态。利用第M个状态，使 LD=0，同步置数同步置数同步置数同步置数6868 74LS161 Q0 Q1 Q2 Q3 ET EP CP C LD RD D0 D1 D2 D3 电路电路:0101使 LD=0 Q3 Q2 Q1 Q011011Q3 Q2 Q1 Q0=D3 D2 D1 D0=0000 CLK同步置数同步置数&0000预置数：预置数：D3D2D1D0=0000696970703 3、置数法：、置数法：利

31、用第M个状态译码，使 LD=0，等下一个CLK脉冲过后，电路回到第一个循环状态。第M个状态为稳态。1010101111001111111011011111 1111 时时,进位进位COCO为为1,1,利用利用COCO使使LD=0LD=0同步置数同步置数置入置入第一个循环状态第一个循环状态10101010如用如用MP3MP3选歌时，只想听第选歌时，只想听第1010首到首到第第1515首的循环，计数器该怎么工作？首的循环，计数器该怎么工作？74LS161 Q0 Q1 Q2 Q3 ET EP CP C LD RD D0 D1 D2 D3 电路电路:1111使 LD=0 Q3 Q2 Q1 Q01011

32、Q3 Q2 Q1 Q0=D3 D2 D1 D0=1010 CLK同步置数同步置数10101预置数：预置数：D3D2D1D0=1010 CO=1 7171E.1(12),27Q0Q0Q1Q1Q2Q2Q3Q3Q4Q4Q5Q5Q6Q6Q7Q77272（二）二）M N 的情况的情况（用多片N进制计数器组合构成）1）同步级联 同步级联特点是两个计数器同时连接同一个计数脉冲CP。以低位计数器进位脉冲CO做高位计数器的工作状态控制脉冲EP、ET。图是用两片4位二进制加法计数器74LS161采用同步级联方式构成的8 8位位二进制同步加法计数器，计数器容量为1616=256。实现模实现模35计数计数16低位低位

33、高位高位再利用置数的方法再利用置数的方法,构造构造3535进制进制,如用置如用置0 0法法0 01 13333343435353636255255同步置数同步置数在在3434时时,使使LD=0,LD=0,在在CLK ,CLK ,置入置入00000000000000000 0 0 0 1 1 0 0 0 0 0 0 1 1 0 0Q7 Q6 Q7 Q6 Q5Q5 Q4 Q3 Q2 Q4 Q3 Q2 Q1Q1 Q0 Q0Q0Q0Q1Q1Q2Q2Q3Q3Q4Q4Q5Q5Q6Q6Q7Q7&7373000000002）分解 35=535=5*7,7,分别构成模分别构成模5 5和模和模7 7的单个计数器的

34、单个计数器,再级联再级联P191E.10.277474在在NN1 1、NN2 2 不等于不等于NN 时，可以先将两个时，可以先将两个NN 进制计数器，进制计数器，分别接成分别接成 NN1 1 进制计数器和进制计数器和 NN2 2 进制计数器，进制计数器，然后再以并行进位方式将它们连接起来。然后再以并行进位方式将它们连接起来。75751CLK1计数输入EPDRC0Q1Q2Q3Q3D2D1D0DCLKETLD74161 (1)11进位输出EPDRC0Q1Q2Q3Q3D2D1D0DCLKETLD74161 (2)10 0 0 0模模5 5模模7 7&0 0 0 0级联级联:LD=CLKLD=CLK本

35、节小结本节小结10.6.1 10.6.1 常用集成计数器常用集成计数器74LS16174LS161功能及各引脚使用功能及各引脚使用74LS16174LS161采用采用异步异步清零方式清零方式(16(16进制进制)74LS16374LS163采用采用同步同步清零方式清零方式(16(16进制进制)74LS16074LS160采用采用异步异步清零方式清零方式(10(10进制进制)74LS16274LS162采用采用同步同步清零方式清零方式(10(10进制进制)10.6.2 10.6.2 计数器应用计数器应用任意进制计数器的构成方法任意进制计数器的构成方法(用用 N N 进制计数器，进制计数器，构成构成 M M 进制计数器进制计数器)MN MN M N 的情况的情况7676