书签 分享 收藏 举报 版权申诉 / 23
上传文档赚钱

类型第四章组合逻辑电路中的竞争冒险课件.ppt

  • 上传人(卖家):晟晟文业
  • 文档编号:4196919
  • 上传时间:2022-11-19
  • 格式:PPT
  • 页数:23
  • 大小:237.13KB
  • 【下载声明】
    1. 本站全部试题类文档,若标题没写含答案,则无答案;标题注明含答案的文档,主观题也可能无答案。请谨慎下单,一旦售出,不予退换。
    2. 本站全部PPT文档均不含视频和音频,PPT中出现的音频或视频标识(或文字)仅表示流程,实际无音频或视频文件。请谨慎下单,一旦售出,不予退换。
    3. 本页资料《第四章组合逻辑电路中的竞争冒险课件.ppt》由用户(晟晟文业)主动上传,其收益全归该用户。163文库仅提供信息存储空间,仅对该用户上传内容的表现方式做保护处理,对上传内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(点击联系客服),我们立即给予删除!
    4. 请根据预览情况,自愿下载本文。本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
    5. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007及以上版本和PDF阅读器,压缩文件请下载最新的WinRAR软件解压。
    配套讲稿:

    如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。

    特殊限制:

    部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。

    关 键  词:
    第四 组合 逻辑电路 中的 竞争 冒险 课件
    资源描述:

    1、组合逻辑电路中的竞争冒险4.3 组合逻辑电路中的竞争组合逻辑电路中的竞争与险象与险象竞争冒险的概念及其原因竞争冒险的概念及其原因 竞争:竞争:输入信号经过不同的路径到达输出端的时输入信号经过不同的路径到达输出端的时间有先有后,这种现象称为竞争。间有先有后,这种现象称为竞争。产生的原因:产生的原因:信号经过门的级数、具体逻辑门信号经过门的级数、具体逻辑门的时延大小、导线的长短。的时延大小、导线的长短。竞争会给电路带来什么样的影响?竞争会给电路带来什么样的影响?1.1.理想情况理想情况 输入与输出为稳定状态。(没有考虑信号通过导线输入与输出为稳定状态。(没有考虑信号通过导线和逻辑门的传输延迟时间)

    2、。和逻辑门的传输延迟时间)。2.2.实际情况实际情况 信号通过导线和门电路时,都存在时间延迟;信号通过导线和门电路时,都存在时间延迟;信号发生变化时也有一定的上升时间或下降时间。信号发生变化时也有一定的上升时间或下降时间。3.3.电路设计中要考虑的因素电路设计中要考虑的因素 尽量采用最简电路;尽量采用最简电路;尽量采用相同规格的元器件,以免由于元器件性能差尽量采用相同规格的元器件,以免由于元器件性能差异产生错误;异产生错误;电路设计应考虑导线延时、元器件处理延时和元器件电路设计应考虑导线延时、元器件处理延时和元器件级数等级数等竞争冒险的概念及其原因竞争冒险的概念及其原因 如果电路中存在竞争现象

    3、,则当输入信号变化时就有如果电路中存在竞争现象,则当输入信号变化时就有可能引起输出信号出现非预期的错误输出,这种现象称为可能引起输出信号出现非预期的错误输出,这种现象称为险象或冒险险象或冒险。险象会使电路输出端产生短暂的不稳定,应当避免险象会使电路输出端产生短暂的不稳定,应当避免 竞争:竞争:输入信号经不同路径到达输出的时间有先输入信号经不同路径到达输出的时间有先有后的现象称为竞争。有后的现象称为竞争。竞争是普遍存在的,不可避免的,有竞争不一定竞争是普遍存在的,不可避免的,有竞争不一定产生错误。产生错误。竞争分为:竞争分为:临界竞争:导致错误输出的竞争。临界竞争:导致错误输出的竞争。非临界竞争

    4、:不产生错误输出的竞争。非临界竞争:不产生错误输出的竞争。在组合电路中,当输入信号的状态改变时,输出在组合电路中,当输入信号的状态改变时,输出端可能会出现不正常的干扰信号,使电路产生错端可能会出现不正常的干扰信号,使电路产生错误的输出,这种现象称为竞争冒险。误的输出,这种现象称为竞争冒险。产生竞争冒险的原因:主要是门电路的延迟时间产生的。产生竞争冒险的原因:主要是门电路的延迟时间产生的。AA1&Y1AAY1(a)(b)11Y2AAY2(a)(b)干扰信号01AAY正尖峰冒险正尖峰冒险负尖峰冒险负尖峰冒险12AAY分析下图电路的输出波形分析下图电路的输出波形AF11结论:结论:1、变量的变化会产

    5、生竞争;、变量的变化会产生竞争;2、当元器件有延时时,输出可能会产生险象。、当元器件有延时时,输出可能会产生险象。分析下图电路的输出波形(分析下图电路的输出波形(B=C=1,每个元器件处理,每个元器件处理延时为延时为td)AF1&BC&结果分析:结果分析:本题实际分析产生输出本题实际分析产生输出F F不是恒不是恒1 1(理论值应为恒(理论值应为恒1 1),),可知,在可知,在A A变化过程中(变化过程中(1 100),),F F产生了一个负尖峰脉冲,产生了一个负尖峰脉冲,这就是险象,产生的根本原因是元器件处理延时以及输入这就是险象,产生的根本原因是元器件处理延时以及输入变量的变化。变量的变化。

    6、1 1、当输入变量、当输入变量A A出现跳变时,输入信号出现跳变时,输入信号A A经过多条通路到达经过多条通路到达输出输出F F,其元器件级数不一样,从而产生竞争和冒险。,其元器件级数不一样,从而产生竞争和冒险。2 2、从波形图中可以看出,输入、从波形图中可以看出,输入A A变化了两次,即变化了两次,即0 01 100,当当A A由由0 011时,经过分析,电路也存在竞争,但是没有险象,时,经过分析,电路也存在竞争,但是没有险象,是一次非临界竞争;而是一次非临界竞争;而A A 由由1 100时,产生负尖峰脉冲,是时,产生负尖峰脉冲,是一次临界竞争,产生险象。一次临界竞争,产生险象。3 3、并不

    7、是有了竞争就有险象,在本例中,、并不是有了竞争就有险象,在本例中,A A变化了两变化了两次的过程中,只有一次有险象,而另一次没有险象。次的过程中,只有一次有险象,而另一次没有险象。4 4、利用波形来分析和判断有无险象,比较麻烦,有无、利用波形来分析和判断有无险象,比较麻烦,有无好的简单方法来判断电路有无险象呢?好的简单方法来判断电路有无险象呢?5 5、竞争和险象是针对具体电路的,虽然逻辑函数功能、竞争和险象是针对具体电路的,虽然逻辑函数功能一样,不同电路会有不同的险象结果。一样,不同电路会有不同的险象结果。6 6、险象对于电路产生结果是在输出端产生不应该有的、险象对于电路产生结果是在输出端产生

    8、不应该有的短暂的尖峰脉冲,一旦延时时间经过,而恢复到正常短暂的尖峰脉冲,一旦延时时间经过,而恢复到正常状态。状态。冒险及分类冒险及分类 逻辑门因输入端的竞争而导致输出产生不应有的尖峰逻辑门因输入端的竞争而导致输出产生不应有的尖峰干扰脉冲(又称为过渡干扰脉冲)的现象。干扰脉冲(又称为过渡干扰脉冲)的现象。静态险象:静态险象:输入变化输出不应变化的情况下,产生短暂错输入变化输出不应变化的情况下,产生短暂错误输出的险象。误输出的险象。动态险象:动态险象:输入变化输出应变化的情况下,输出在变化过输入变化输出应变化的情况下,输出在变化过程中产生了短暂的错误输出的现象。程中产生了短暂的错误输出的现象。动态

    9、险象一般是由静态险象引起的,消除了静态险象也就动态险象一般是由静态险象引起的,消除了静态险象也就消除了动态险象。消除了动态险象。0 0型险象:型险象:错误输出信号为负脉冲的险象。错误输出信号为负脉冲的险象。1 1型险象:型险象:错误输出信号为正脉冲的险象。错误输出信号为正脉冲的险象。静态险象和动态险象均可分为静态险象和动态险象均可分为0 0型险象和型险象和1 1型险象。型险象。险象的判断险象的判断 判断组合逻辑电路中是否有可能产生险象判断组合逻辑电路中是否有可能产生险象的方法有两种,即的方法有两种,即代数法代数法和和卡诺图法。卡诺图法。代数法判断险象代数法判断险象 首先检查函数表达式中是否存在

    10、具备竞争首先检查函数表达式中是否存在具备竞争条件的变量,即是否有某个变量同时以原条件的变量,即是否有某个变量同时以原变量和反变量的形式在函数表达式中出现。变量和反变量的形式在函数表达式中出现。若有,则消去函数表达式的其他变量,再若有,则消去函数表达式的其他变量,再看函数表达式是否能化成或的形式,若能,看函数表达式是否能化成或的形式,若能,则对应的逻辑电路存在产生险象的可能性。则对应的逻辑电路存在产生险象的可能性。例例1 判断函数表达式判断函数表达式 对应的逻辑电路是否可能产生险象。对应的逻辑电路是否可能产生险象。;,AF00BCAF01BC,;,AF10BCAAF11BC,ACBAC AF 解

    11、:解:由函数表达式可知,变量由函数表达式可知,变量A和和C具备竞具备竞争的条件,所以应对这两个变量进行分析。先考争的条件,所以应对这两个变量进行分析。先考察变量察变量A,将,将B和和C的各个取值组合分别代入函数的各个取值组合分别代入函数表达式,可得表达式,可得 可见可见BC11时,变量时,变量A的变化可能使电路产生的变化可能使电路产生险象。险象。EgEg:判断:判断 是否可能出现冒险现象。是否可能出现冒险现象。CBCABAY解:当解:当A=1A=1、C=0C=0时,时,出现冒险现象。,出现冒险现象。当当B=0B=0、C=1C=1时,时,出现冒险现象。,出现冒险现象。当当A=0A=0、B=1B=

    12、1时,时,出现冒险现象。,出现冒险现象。可见,函数可见,函数Y Y存在冒险现象存在冒险现象。EgEg:试判别:试判别 是否存在冒险现象是否存在冒险现象。)(CBBAY说明:由于冒险出现的可能性很多,而且组合电路的冒说明:由于冒险出现的可能性很多,而且组合电路的冒险现象只是可能产生,而不是一定产生,更何况非临界险现象只是可能产生,而不是一定产生,更何况非临界冒险是允许的。因此,实用的判别冒险的方法是测试。冒险是允许的。因此,实用的判别冒险的方法是测试。可以认为只有实验的结果才是最终的结论。可以认为只有实验的结果才是最终的结论。BBYAAYCCY解:当解:当A=0A=0、C=0C=0时,时,因此存

    13、在冒险现象。,因此存在冒险现象。BBY卡诺图法判断险象卡诺图法判断险象 首先画出函数的卡诺图,并画出和函数表首先画出函数的卡诺图,并画出和函数表达式中各达式中各“与与”项对应的卡诺圈。项对应的卡诺圈。然后观察卡诺图,若发现某两个卡诺圈存然后观察卡诺图,若发现某两个卡诺圈存在在“相切相切”关系,即两个卡诺圈之间存在关系,即两个卡诺圈之间存在不被同一个卡诺圈包含的相邻最小项,则不被同一个卡诺圈包含的相邻最小项,则该电路可能产生险象。该电路可能产生险象。例例2 2 判断函数判断函数 对应的逻辑电路是否可能产生险象。对应的逻辑电路是否可能产生险象。CABCADAF三、冒险现象的消除三、冒险现象的消除1

    14、.1.利用冗余项利用冗余项如图所示卡诺图,只要在两圈相切处增加一个圈(冗余),就能如图所示卡诺图,只要在两圈相切处增加一个圈(冗余),就能消除冒险。由此得函数表达式为消除冒险。由此得函数表达式为BCBAYY1 ABC000111100000110111ABC12314&有圈相切,则有竞争冒险有圈相切,则有竞争冒险ACBCBAY增加冗余项,增加冗余项,消除竞争冒险消除竞争冒险Y1ABC125341&三、冒险现象的消除三、冒险现象的消除.增加惯性延时环节增加惯性延时环节 在输出端加小电容在输出端加小电容C C可以消除毛刺如图可以消除毛刺如图3-583-58所示。但是输所示。但是输出波形的前后沿将变

    15、坏出波形的前后沿将变坏,在对波形要求较严格时,应再加整形在对波形要求较严格时,应再加整形电路。电路。.选通法选通法三、冒险现象的消除三、冒险现象的消除1.1.利用冗余项利用冗余项 .吸收法吸收法电路稳定后加入取样脉冲,在取样脉冲作用期间输出的信号才有电路稳定后加入取样脉冲,在取样脉冲作用期间输出的信号才有效,可以避免毛刺影响输出波形。效,可以避免毛刺影响输出波形。加取样脉冲原则:加取样脉冲原则:“或或”门及门及“或非或非”门门加负取样脉冲加负取样脉冲“与与”门及门及“与非与非”门加门加正取样脉冲正取样脉冲利用冗余项:利用冗余项:只能消除逻辑冒险,而不能消除功能冒险;适只能消除逻辑冒险,而不能消

    16、除功能冒险;适用范围有限用范围有限三种方法比较:三种方法比较:选通法:选通法:加取样脉冲对逻辑冒险及功能冒险都有效。目前加取样脉冲对逻辑冒险及功能冒险都有效。目前大多数中规模集成模块都设有使能端,可以将取样信号作大多数中规模集成模块都设有使能端,可以将取样信号作用于该端,待电路稳定后才使输出有效。用于该端,待电路稳定后才使输出有效。增加惯性延时环节法:增加惯性延时环节法:加滤波电容使输出信号变坏,引起波加滤波电容使输出信号变坏,引起波形的上升、下降时间变长,不宜在中间级使用。实验调试阶形的上升、下降时间变长,不宜在中间级使用。实验调试阶段采用的应急措施;段采用的应急措施;消除冒险现象的方法消除

    17、冒险现象的方法1.1.修改逻辑设计修改逻辑设计2.2.接入滤波电容接入滤波电容 由于尖峰干扰脉冲的宽度一般都很窄,在可能产生尖峰干由于尖峰干扰脉冲的宽度一般都很窄,在可能产生尖峰干扰脉冲的门电路输出端与地之间接入一个容量为几十皮法的电扰脉冲的门电路输出端与地之间接入一个容量为几十皮法的电容就可吸收掉尖峰干扰脉冲。容就可吸收掉尖峰干扰脉冲。3.3.加选通脉冲加选通脉冲 对输出可能产生尖峰干扰脉冲的门电路增加一个接选通信对输出可能产生尖峰干扰脉冲的门电路增加一个接选通信号的输入端,只有在输入信号转换完成并稳定后,才引入选通号的输入端,只有在输入信号转换完成并稳定后,才引入选通脉冲将它打开,此时才允许有输出。在转换过程中,由于没有脉冲将它打开,此时才允许有输出。在转换过程中,由于没有加选通脉冲,因此,输出不会出现尖峰干扰脉冲。加选通脉冲,因此,输出不会出现尖峰干扰脉冲。4.4.加封锁脉冲加封锁脉冲 在输入信号产生竞争冒险的时间内,引入一个脉冲将可能在输入信号产生竞争冒险的时间内,引入一个脉冲将可能产生尖峰干扰脉冲的门封锁住。封锁脉冲应在输入信号转换前产生尖峰干扰脉冲的门封锁住。封锁脉冲应在输入信号转换前到来,转换结束后消失。到来,转换结束后消失。分析下面电路有无险象,若有是何种险分析下面电路有无险象,若有是何种险象,如何消除?象,如何消除?ADCD11&1F

    展开阅读全文
    提示  163文库所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
    关于本文
    本文标题:第四章组合逻辑电路中的竞争冒险课件.ppt
    链接地址:https://www.163wenku.com/p-4196919.html

    Copyright@ 2017-2037 Www.163WenKu.Com  网站版权所有  |  资源地图   
    IPC备案号:蜀ICP备2021032737号  | 川公网安备 51099002000191号


    侵权投诉QQ:3464097650  资料上传QQ:3464097650
       


    【声明】本站为“文档C2C交易模式”,即用户上传的文档直接卖给(下载)用户,本站只是网络空间服务平台,本站所有原创文档下载所得归上传人所有,如您发现上传作品侵犯了您的版权,请立刻联系我们并提供证据,我们将在3个工作日内予以改正。

    163文库