第4章-组合逻辑电路-电力数电教学课件.ppt

1、 第第4章章 组合逻辑电路组合逻辑电路 本章讨论的主要问题本章讨论的主要问题1.组合逻辑电路的分析方法组合逻辑电路的分析方法2.组合逻辑电路的设计方法组合逻辑电路的设计方法3.何谓组合逻辑电路的竞争冒险何谓组合逻辑电路的竞争冒险?4.编码器、译码器、算术运算电路等编码器、译码器、算术运算电路等 逻辑器件的工作原理应用。逻辑器件的工作原理应用。5.作业作业6.综述每次课程的主要内容；综述每次课程的主要内容；习习4.1.4 4.2.1 4.4.6 4.4.7 4.4.194.1 组合逻辑电路的分析组合逻辑电路的分析 数字电路的种类（按照逻辑功能特点划分）数字电路的种类（按照逻辑功能特点划分）:组合

2、逻辑电路和时序逻辑电路两种。组合逻辑电路和时序逻辑电路两种。组合逻辑电路的定义：组合逻辑电路的定义：任一时刻的任一时刻的输出状态只取决于同一时刻的输入状输出状态只取决于同一时刻的输入状 态，而与电路原来的状态无关的逻辑电路。态，而与电路原来的状态无关的逻辑电路。组合逻辑电路的结构特点组合逻辑电路的结构特点:输出与输入之间没有反馈延迟通路；电路中没有输出与输入之间没有反馈延迟通路；电路中没有 记忆元件，即电路都是由各种逻辑门组成。记忆元件，即电路都是由各种逻辑门组成。A B C Y&逻辑图逻辑图逻辑表逻辑表达式达式 1 1 最简与或最简与或表达式表达式化简化简 2 ABY 1BCY 2CAY 3

3、1Y2Y3YY 2 CABCABY从输入到输从输入到输出逐级写出出逐级写出ACBCABYYYY 321例例1.分析下图的逻辑功能分析下图的逻辑功能最简与或最简与或表达式表达式 3 真值表真值表CABCABY 3 4 电路的逻电路的逻辑功能辑功能当输入当输入A、B、C中有中有2 2个或个或3 3个为个为1 1时，输出时，输出Y为为1 1，否则，否则输出输出Y为为0 0。所以这个电所以这个电路实际上是路实际上是一种一种3 3人表人表决用的组合决用的组合电路：电路：只要只要有有2票或票或3票票同意，表决同意，表决就通过。就通过。4 例例2.逻辑电路图如下，试分析其逻辑功能，逻辑电路图如下，试分析其逻

4、辑功能，并用与非门来实现。并用与非门来实现。Y3 1 1 1 1 A B C Y Y1 Y2 1 1.写出写出与或逻辑表达式与或逻辑表达式 Y3 1 1 1 1 A B C Y Y1 Y2 1 BBACBABYYYYBYYYBAYCBAY21321321BABBABBACBAY2.2.化为最简化为最简与或表达式与或表达式BBACBABYYYYBYYYBAYCBAY213213211、3项合并后与项合并后与2项利用吸收律便得到该结果。项利用吸收律便得到该结果。3.3.列真值表列真值表 A B C Y&电路的输出电路的输出Y只与输入只与输入A、B有关，而与输入有关，而与输入C无关。无关。Y和和A、

5、B的逻辑关系为：的逻辑关系为：A、B中只要一个为中只要一个为0，则，则Y=1；A、B全为全为1时，则时，则Y=0。所。所以以Y和和A、B的逻辑关系为与的逻辑关系为与非运算的关系，即可用一个非运算的关系，即可用一个与门来实现与门来实现！（！（多简单！多简单！）4.4.分析电路的逻辑功能分析电路的逻辑功能ABBAY 4.2 组合逻辑电路的设计组合逻辑电路的设计 一一.设计的步骤设计的步骤 1.列真值表列真值表 2.写与或表达式写与或表达式 3.化简化简 4.画逻辑电路图画逻辑电路图 5.实验调试实验调试 二二.举例说明举例说明例例1 1：用与非门设计一个举重裁判表决电路。用与非门设计一个举重裁判表

6、决电路。设举重比赛有设举重比赛有3个裁判，一个主裁判和两个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。中有一个为主裁判时，表明成功的灯才亮。ABCCABCBAmmmY765写表达式写表达式 A B C Y A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 0 0 0 0 1 0 0 1 0 1 1 1 0 1 1 1 0 1 1 1 解解:设主裁判为变量

7、设主裁判为变量A，副裁判分别为，副裁判分别为B和和C；表；表示成功与否的灯为示成功与否的灯为Y，根据逻辑要求，根据逻辑要求列出真值表列出真值表。AB C 00 01 11 10 0 1 A B A C Y&3 卡诺图卡诺图最简与或最简与或表达式表达式化简 4 逻辑变换逻辑变换逻辑电逻辑电路图路图 3 化简化简 4 111Y=AB+ACACABY变换变换解：解：（1）列真值表）列真值表例例2 2：设计一个电话机信号控制电路。电路有设计一个电话机信号控制电路。电路有I0（火警）、（火警）、I1（盗警）和（盗警）和I2（日常业务）三种输入信号，通过排队电路分别（日常业务）三种输入信号，通过排队电路分

8、别从从L0、L1、L2输出，在同一时间只能有一个信号通过。如果同输出，在同一时间只能有一个信号通过。如果同时有两个以上信号出现时，应首先接通火警信号，其次为盗警时有两个以上信号出现时，应首先接通火警信号，其次为盗警信号，最后是日常业务信号。试按照上述轻重缓急设计该信号信号，最后是日常业务信号。试按照上述轻重缓急设计该信号控制电路。要求用集成与非门门电路控制电路。要求用集成与非门门电路7400（每片含（每片含4个个2输入端输入端与非门）实现。与非门）实现。例例 2 的的（2）由真值表写出）由真值表写出各输出的逻辑表达式：各输出的逻辑表达式：（3）根据要求，将上）根据要求，将上式转换为与非表达式：

9、式转换为与非表达式：例例 2 的的（4）选用两片）选用两片 74LS00，画出逻辑画出逻辑 图如下图如下:例例 2 的的4.3 组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险1.何谓竞争何谓竞争?（P.135.）2.何谓冒险何谓冒险?（P.135.）3.产生竞争冒险的原因产生竞争冒险的原因 主要是门电路的延迟时间产生的主要是门电路的延迟时间产生的。A A 1&Y1 A A Y1(a)(b)1 1 Y2 A A Y2(a)(b)干扰信号干扰信号01 AAY12AAY4、消除竞争冒险的方法、消除竞争冒险的方法（加封锁脉冲、加选通脉（加封锁脉冲、加选通脉 冲、加滤波电容、修改设计方案等）冲、加滤波

10、电容、修改设计方案等）4.4 4.4 若干典型的组合若干典型的组合逻辑集成电路逻辑集成电路 本节讨论的主要内容本节讨论的主要内容 1.1.编码器编码器 2.2.译码器译码器 3.3.数据选择器数据选择器 4.4.数码比较器数码比较器 5.5.加法器加法器 本节讨论的重点本节讨论的重点 各器件的逻辑功能各器件的逻辑功能 译码器和数据选择器的应用译码器和数据选择器的应用 4.4.1 编码器编码器1.编码器的定义与工作原理编码器的定义与工作原理 编码编码将特定的逻辑信号编为一组二进制代码。将特定的逻辑信号编为一组二进制代码。能够实现编码功能的逻辑部件称为编码器。能够实现编码功能的逻辑部件称为编码器。

11、一般而言，一般而言，N个不同的信号，至少需要个不同的信号，至少需要n位位 二进制编码。二进制编码。N和和n之间满足下列关系之间满足下列关系:2nN 种类种类:二进制编码器（二进制编码器（4线线2线、线、8线线3线、线、10线线4线）线）二二 十进制编码器十进制编码器 优先编码器。优先编码器。真真值值表表输输入入8个互斥的信号个互斥的信号输输出出3位二进制代码位二进制代码 普通二进制编码器普通二进制编码器 3 位二进制编码器位二进制编码器（8线线3线编码器设计过程线编码器设计过程）753175310763276321765476542IIIIIIIIYIIIIIIIIYIIIIIIIIY I7I

12、6I5I4 I3I2 I1 I0 Y2 Y1 Y0 I7I6I5I4 I3I2 I1 I0 Y2 Y1 Y0(a)由或门构成由或门构成(b)由与非门构成由与非门构成 1 1 1&写写逻辑逻辑表达表达式并式并化简化简 画逻辑电路图画逻辑电路图 4.4.2 3位二进制优先编码器位二进制优先编码器（设计过程）（设计过程）优先级别高的信号排斥级别低的，即具有单方面排斥优先级别高的信号排斥级别低的，即具有单方面排斥的特性。的特性。设设I7的优先级别最高，的优先级别最高，I6次之，依此类推，次之，依此类推，I0最低最低列列真真值值表表124634656712345673456756770245345672

13、34567345676771456745675676772IIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIY 写逻辑表达式并化简写逻辑表达式并化简试据此画出逻辑电路图试据此画出逻辑电路图SSSSSSSSSS0123456789ABCDGS&1VCC1k10原理按表原理按表4.4.3进进行分析；行分析；GS为为 使能控制使能控制标志：标志：当按下当按下S0S9任意一个键时，任意一个键时，GS=1，表示有，表示有信号输入；信号输入；当当S0S9均没均没按下时，按下时，GS=0，表示没有信号表示没有信号输入。输入。图图

14、4.4.3例例4.4.1 试分析图试分析图4.4.3所示电路所示电路的工作原理和的工作原理和GS的作用。的作用。VCC YS YEX I3 I2 I1 I0 Y0 I 4 I5 I6 I7 ST Y2 Y1 GND 16 15 14 13 12 11 10 9 74LS148 1 2 3 4 5 6 7 8 Y2 Y1 Y0 YS YEX ST I7 I6 I5 I4 I3 I2 I1 I0 6 7 9 15 14 74LS148 5 4 3 2 1 13 12 11 10(a)引引脚脚排排列列图图(b)逻逻辑辑功功能能示示意意图图 2.集成电路编码器集成电路编码器（见（见P.140.CD45

15、32）加加:集成集成3位二进制优先编码器位二进制优先编码器74LS148引脚排列图（引脚排列图（图图4.4.4）.5 译码器译码器4.4.2 译码器和数据分配器译码器和数据分配器1.译码器的定义与功能译码器的定义与功能定义定义:将输入代码转换成特定的输出信号称为将输入代码转换成特定的输出信号称为译译 码，码，实现译码实现译码 操作的电路称为操作的电路称为译码器译码器。设二进制译码器的输入端为设二进制译码器的输入端为n个，则输出端为个，则输出端为2n个，个，且对应于输入代码的每一种状态，且对应于输入代码的每一种状态，2n个输出中只有个输出中只有一个为一个为1（或为（或为0），其余全为），其余全为

16、0（或为（或为1）。）。举例说明举例说明 2线线4线译码器线译码器（输出的电平有效输出的电平有效）列表列表表4.4.5写出写出各输出函数表达式：各输出函数表达式：画出逻辑画出逻辑 电路图电路图4.4.7BAEIY 0BAEIY 1BAEIY 2ABEIY 3111ABEI&Y0Y1Y2Y3 3线线8线译码器线译码器列真值表列真值表输输入入：3位二进制代码；位二进制代码；输输出出：8个互斥的信号。个互斥的信号。01270126012501240123012201210120AAAYAAAYAAAYAAAYAAAYAAAYAAAYAAAY&1 1 1 A2 A1 A0 Y7 Y6 Y5 Y4 Y3

17、 Y2 Y1 Y0 写逻辑表达写逻辑表达式并化简式并化简画逻辑电路图画逻辑电路图（图（图4.4.7）电路特点：电路特点：二进制译码器能产生输入变量的全部最小项二进制译码器能产生输入变量的全部最小项（与门组成的阵列）（与门组成的阵列）2.集成二进制译码器集成二进制译码器P.144.16 15 14 13 12 1 1 10 9 74LS138 1 2 3 4 5 6 7 8 VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 G2A G2B G1 Y7 GND 74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 G2A G2B G1 Y0 Y1 Y2

18、 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA(a)引引脚脚排排列列图图(b)逻逻辑辑功功能能示示意意图图 引脚排列图引脚排列图 二进制译码器二进制译码器74LS138和和74HC138表表 4.4.6 74LS138真值表真值表输输入入：自然二进制码：自然二进制码输输出出：低电平有效：低电平有效BAGGG222&Y4Y5Y6Y73&2&Y0&Y1YYA0A1A2G1G2AG2B&1111111 图图4.4.9 74LS138逻辑图逻辑图 集成集成8421 BCD码译码器码译码器74LS42（74HC42）16 15 14 13 12 11 10 9 74LS42 1

19、 2 3 4 5 6 7 8 VCC A0 A1 A2 A3 Y9 Y8 Y7 Y0 Y1 Y2 Y3 Y4 Y5 Y6 GND 74LS42 A0 A1 A2 A3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 A0 A1 A2 A3(a)引脚排列图引脚排列图(b)逻辑功能示意图逻辑功能示意图 输出为反变量，即为低电平有效，并且采用完全译码方案。引脚排列图引脚排列图（图（图4.4.12）译码器的应用译码器的扩展译码器的扩展图图4.4.10例例4.4.3 4.4.3 用两片用两片74138扩展为扩展为4线线16线译码器线

20、译码器G1G2AG2B74138(2)0A1A2A1G2AG2BG74138(1)A1A2A012AA01A3AE0162YYYY4Y5YY3Y791410YYYY12Y13Y11Y152Y7YYYYY543016YY5Y7YYYYY543016YYY8实现组合逻辑电路实现组合逻辑电路思路思路:如前所述如前所述:二进制译码器能产生输入变量的全部二进制译码器能产生输入变量的全部最小项，而任一组合逻辑函数总能表示成最小项之最小项，而任一组合逻辑函数总能表示成最小项之和的形式，如和的形式，如 所以，由二进制译码器加上某些门电路即可实现所以，由二进制译码器加上某些门电路即可实现 任何组合逻辑函数。任何

21、组合逻辑函数。举例说明举例说明 CBDAYDCACDBDDCBAY),()15,14,13,12,11,10()8,6,4,2,0(),(dmDCBAF1.1.例例4.4.44.4.4 试用译码器和门电路实现逻辑函试用译码器和门电路实现逻辑函数：数：ACBCABLABCCABCBABCAL解：解：将逻辑函数转换成最小项表达式，即对原式进行配项、将逻辑函数转换成最小项表达式，即对原式进行配项、展开、合并整理展开、合并整理,再双非就可转换成与非再双非就可转换成与非与非形式与非形式:=m3+m5+m6+m7用一片用一片7413874138加一个与非门加一个与非门就可实现该逻辑函数。就可实现该逻辑函数

22、。1G0A74138G2A2B12AGAY1YYY2YYY73Y4560ABC100L&7653mmmm=2 .例例4.4.4（图图4.4.11，P.148.略略）例例4.4.5 某组合逻辑某组合逻辑电路的真值表如表电路的真值表如表4.2.4 所示，试用译码器和门所示，试用译码器和门电路设计该逻辑电路。电路设计该逻辑电路。解：解：1.写出各输出的最小项写出各输出的最小项表达式，再转换成与非表达式，再转换成与非与非形式与非形式:ABCCBACBACBAL74217421mmmmmmmmCABCBABCAF653653mmmmmmCABCBACBACBAG64206420mmmmmmmm 用一片用

23、一片74138加三个加三个与非门就可实现该组合与非门就可实现该组合逻辑电路。逻辑电路。可见，用译码器实现可见，用译码器实现多输出逻辑函数时，多输出逻辑函数时，优点更明显。优点更明显。3121YGYY74138A005Y2AGGY71YY2Y4A6A2BABC100FGL&653653mmmmmmABCCBACBACBAL74217421mmmmmmmmCABCBABCAFCABCBACBACBAG64206420mmmmmmmm2.画逻辑电路图画逻辑电路图七段七段数字显示译码器数字显示译码器常用的数字显示器有多种类型，常用的数字显示器有多种类型，按显示方式分，有字按显示方式分，有字型重叠式、点

24、阵式、分段式等。按发光物质分，有型重叠式、点阵式、分段式等。按发光物质分，有半导体显示器，又称发光二极管半导体显示器，又称发光二极管(LED)显示器、荧显示器、荧光显示器、液晶显示器、气体放电管显示器等。光显示器、液晶显示器、气体放电管显示器等。a a七段数字显示器原理七段数字显示器原理（图（图4.4.13）fabcdegDPCOMdcDPefCOMbagC C七段七段共阴极共阴极显示译码器显示译码器74487448（这是一种与这是一种与 数字显示器数字显示器配合使用的集成译码器配合使用的集成译码器。）COMCOMaabbccddeeffggDPDPb.等等效效电电路路 按内部连接方式不同，七

25、段数字显示器分为按内部连接方式不同，七段数字显示器分为共阴极共阴极 和和 共阳极共阳极两种两种,如图如图4.1.14所示。所示。16 15 14 13 12 11 10 9 74LS48 1 2 3 4 5 6 7 8 VCC f g a b c d e A1 A2 LT BI/RBO RBI A3 A0 GND 引引脚脚排排列列图图 逻辑符号图逻辑符号图表表4.4.94.4.3 4.4.3 数据选择器数据选择器（多路开关（多路开关Multipiexer：MUX）1.数据选择器的定义与功能数据选择器的定义与功能 数据选择器数据选择器根据地址选择码从多路输入数据根据地址选择码从多路输入数据中选择

26、一路，送到输出。相当于单刀多掷开关，中选择一路，送到输出。相当于单刀多掷开关，如图如图4.4.19所示。所示。1DD0Yn位地址选择信号D2-1数据选择器示意图图4.3.1数数据据输输出入n图图4.4.19例：例：四选一数据选择器四选一数据选择器根据功能表，可写出输出逻辑表达式：根据功能表，可写出输出逻辑表达式：GDAADAADAADAAY)(301201101001如如4选选1数据选择器，其功能如表数据选择器，其功能如表4.4.11所示。所示。A1A0为地为地址码输入址码输入、D3D2D1D0为数据输入。为数据输入。表表4.4.11由逻辑表达式画出逻辑图由逻辑表达式画出逻辑图4.4.204.

27、4.20如下：如下：DA0123D10ADDGY1&111112.集成电路数据选择器其功能集成电路数据选择器其功能集成数据选择器集成数据选择器74151（8选选1数据选择器数据选择器 电路电路 如图如图4.4.21所示）所示）213DD0DDG1DD64DD751&1YY11A1A1121A0141235671516GND741518910111214134A02A1AD5D6DD73DD2DD01YVccGY其功能如表其功能如表4.4.12所示。所示。表表 4.4.123.数据选择器的应用数据选择器的应用 数据选择器的通道扩展数据选择器的通道扩展用两片用两片74151组成组成“16选选1”数

28、据选择器数据选择器D01D2D3D4D5D6D7DG0A1A2AYY74151(2)0D1DD2D34D5D6D7DG0A1AA2YY74151(1)YY11D12435DD2A3D0DDD13DD2D DDD1411819101DDA615DA A70&图图4.4.23(2)实现组合逻辑函数实现组合逻辑函数基本原理基本原理数据选择器的主要特点数据选择器的主要特点：120niiimDY（1）具有标准与或表达式的形式。即：）具有标准与或表达式的形式。即：（2）提供了地址变量的全部最小项。）提供了地址变量的全部最小项。（3）一般情况下，）一般情况下，Di可以当作一个变量处理。可以当作一个变量处理。

29、因为任何组合逻辑函数总可以用最小项之和的标因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，准形式构成。所以，利用数据选择器的输入利用数据选择器的输入Di来选择来选择地址变量组成的最小项地址变量组成的最小项mi，可以实现任何所需要的组，可以实现任何所需要的组合逻辑函数。合逻辑函数。当逻辑函数的变量个数和数据选择器的地址输入当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时，可直接用数据选择器来实现逻变量个数相同时，可直接用数据选择器来实现逻辑函数。辑函数。例例4.4.7 试用试用8选选1数据选择器数据选择器74151实现逻辑函数：实现逻辑函数：ABCCABCBABCAL解：解：

30、将逻辑函数转换成最小将逻辑函数转换成最小项表达式（项表达式（配项展开合并配项展开合并）：）：=m3+m5+m6+m7 画出连线图画出连线图4.4.24。YAD3474151G7DD DD162DY1DD02A5A0AB CL01图4.3.5 例4.3.1逻辑图L=AB+BC+AC图图 4.4.243.4.4 3.4.4 加法器加法器 4.4.5 算术运算电路算术运算电路加法器加法器实现两个二进制数的加法运算的电路实现两个二进制数的加法运算的电路。1 1半加器半加器只能进行本位加数、被加数的加法运算只能进行本位加数、被加数的加法运算 而不考虑低位进位而不考虑低位进位。表表4.4.16 4.4.1

31、6 半加器的真值表半加器的真值表BABABASABC画出逻辑电路画出逻辑电路 图图4.4.304.4.30由真值表直接写出表达式由真值表直接写出表达式:ABCS&=12 2全加器全加器能能同时进行本位数和相邻低位的进位同时进行本位数和相邻低位的进位信号的加法运算电路。信号的加法运算电路。表4.4.17列真值表列真值表由真值表直接写出逻辑表达式，再经代数法化简和转换得：由真值表直接写出逻辑表达式，再经代数法化简和转换得：1iii1iii1iii)()(CBACBACBA1iii1iii1iii1iiiiCBACBACBACBAC1i-iiii)C(BABA表4.4.171iii1iii1iii1

32、iiiiCBACBACBACBAS根据逻辑表达式画出全加器的逻辑电路图根据逻辑表达式画出全加器的逻辑电路图COABiii-1CCiSiCI=1=1ABSCiiiiCi-1&1iS1iiiCBAiC1i-iiii)C(BABA 图图4.4.32 2 2、多位数加法器、多位数加法器4位串行进位加法器位串行进位加法器iBCi-1iASiiCBC-10A00SBii-1CAiiSiC101ACB1SBii-1CAiiSiC212ACB2SBii-1CAiiSiC323ACB3SC3 图图4.4.33本章小结本章小结1 1组合逻辑电路的特点是组合逻辑电路的特点是，电路任一时刻的输出，电路任一时刻的输出状

33、态只决定于该时刻各输入状态的组合，而与电状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。组合电路就是由门电路组合而路的原状态无关。组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。成，电路中没有记忆单元，没有反馈通路。2 2组合逻辑电路的分析步骤为：组合逻辑电路的分析步骤为：写出各输出端的写出各输出端的逻辑表达式逻辑表达式化简和变换逻辑表达式化简和变换逻辑表达式列出真值列出真值表表确定功能。确定功能。3 3组合逻辑电路的设计步骤为：组合逻辑电路的设计步骤为：根据设计求列出根据设计求列出真值表真值表写出逻辑表达式写出逻辑表达式(或填写卡诺图或填写卡诺图)逻辑逻辑化简和变换化简和变换画出逻辑图画出逻辑图4 4常用的中规模组合逻辑器件常用的中规模组合逻辑器件包括编码器、译码器、包括编码器、译码器、数据选择器、加法器等。数据选择器、加法器等。5 5上述组合逻辑器件除具有其基本功能外，还可用上述组合逻辑器件除具有其基本功能外，还可用来设计组合逻辑电路来设计组合逻辑电路:用用MSIMSI数据选择器可实现多输入、单输出的逻辑数据选择器可实现多输入、单输出的逻辑函数；用函数；用MSIMSI二进制译码器实现多输入、多输出的二进制译码器实现多输入、多输出的逻辑函数。逻辑函数。2008.3.30.23.222008.3.30.23.22