第五节CPU模型学习培训模板课件.ppt
- 【下载声明】
1. 本站全部试题类文档,若标题没写含答案,则无答案;标题注明含答案的文档,主观题也可能无答案。请谨慎下单,一旦售出,不予退换。
2. 本站全部PPT文档均不含视频和音频,PPT中出现的音频或视频标识(或文字)仅表示流程,实际无音频或视频文件。请谨慎下单,一旦售出,不予退换。
3. 本页资料《第五节CPU模型学习培训模板课件.ppt》由用户(林田)主动上传,其收益全归该用户。163文库仅提供信息存储空间,仅对该用户上传内容的表现方式做保护处理,对上传内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(点击联系客服),我们立即给予删除!
4. 请根据预览情况,自愿下载本文。本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
5. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007及以上版本和PDF阅读器,压缩文件请下载最新的WinRAR软件解压。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 五节 CPU 模型 学习 培训 模板 课件
- 资源描述:
-
1、第五节第五节 CPUCPU模型模型CPU设计步骤:设计步骤:拟定指令系统拟定指令系统确定总体结构确定总体结构安排时序安排时序拟定指令流程和微命令序列。拟定指令流程和微命令序列。形成控制逻辑形成控制逻辑格式、寻址方式、格式、寻址方式、指令类型设置指令类型设置寄存器、寄存器、ALUALU、数、数据通路设置据通路设置画流程图画流程图(寄存器传送级寄存器传送级)列操作时间表列操作时间表组合:列逻辑式,组合:列逻辑式,形成逻辑电路形成逻辑电路微程序:按微指令微程序:按微指令格式编写微程序格式编写微程序周期、定时周期、定时脉冲设置脉冲设置指令指令系统系统设计设计设计模型机设计模型机总体总体结构结构设计设计
2、组合逻组合逻辑控制辑控制器设计器设计微程序微程序控制器控制器设计设计指指令令格格式式寻寻址址方方式式寄寄存存器器指指令令类类型型运运算算部部件件数数据据通通路路结结构构时时序序指令指令流程流程与微与微命令命令序列序列控控制制逻逻辑辑时时序序微微指指令令格格式式微微程程序序编编制制3.5.1 3.5.1 指令系统指令系统1.1.指令格式指令格式指令字长指令字长1616位,采用寄存器型寻址,指令中位,采用寄存器型寻址,指令中给出寄存器号。给出寄存器号。(主存容量为(主存容量为64K64K1616位,主存地址位,主存地址1616位)位)双操作数指令格式:双操作数指令格式:4 6 3 34 6 3 3
3、操作码操作码 寄存器号寄存器号 寻址方式寻址方式 寄存器号寄存器号 寻址方式寻址方式目的地址目的地址源地址源地址单操作数指令格式:单操作数指令格式:操作码操作码 (可扩展)(可扩展)寄存器号寄存器号 寻址方式寻址方式4 3 3 3 34 3 3 3 3目的地址目的地址转移指令格式:转移指令格式:15 12 11 9 8 6 5 4 3 2 1 015 12 11 9 8 6 5 4 3 2 1 0转移地址转移地址转移条件转移条件操作码操作码 寄存器号寄存器号 寻址方式寻址方式 方式方式 NZVCNZVCCPUCPU可编程访问的寄存器:可编程访问的寄存器:寻址方式寻址方式 编码编码 助记符助记符
4、 定义定义2.2.寻址方式寻址方式寄存器寻址寄存器寻址通用寄存器通用寄存器R R、指令计数器、指令计数器PCPC、堆栈指针、堆栈指针SPSP、程序状态字程序状态字PSWPSW000000R R R R 为操作数为操作数寄存器间址寄存器间址001001(R R)(R R)为操作数地址)为操作数地址自减型寄存自减型寄存器间址器间址010010-(R)-(R)-(SP)-(SP)(R)-1(R)-1为操作数地址为操作数地址(SP)-1(SP)-1为栈顶地址为栈顶地址寻址方式寻址方式 编码编码 助记符助记符 定义定义101101(PC)+(PC)+(R)+X(R)+X为有效地址为有效地址(R R)为操
5、作数地址,)为操作数地址,立即立即/自增型自增型寄存器间址寄存器间址011011(R)+(R)+访问后访问后(R)+1(R)+1(SP)+(SP)+(SP)(SP)为栈顶地址,为栈顶地址,出栈后出栈后(SP)+1(SP)+1(PC)(PC)为立即数地址,为立即数地址,取数后取数后(PC)+1(PC)+1变址变址X(R)X(R)X(PC)X(PC)(PC)+X(PC)+X为有效地址为有效地址跳步跳步110110SKPSKP跳过下条指令执行跳过下条指令执行操作码操作码 助记符助记符 含义含义3.3.指令类型指令类型用于数传、堆栈、用于数传、堆栈、I/OI/O操作操作00000000MOVMOV传送
6、传送00010001ADDADD加加01010101EOREOR异或异或双操作数指令双操作数指令01100110COMCOM求反求反10111011SRSR右移右移单操作数指令单操作数指令11001100JMPJMP转移转移11001100RSTRST返回返回11011101JSRJSR转子转子(详情见书p122 表3-8)0 0 0 0 0 0 0 0 0 0 5 4 3 2 1 0 5 4 3 2 1 0转移地址转移地址无条件转无条件转JMP JMP 寄寄 寻寻 方式方式 NZVCNZVC0 0 0 0 0 0 0 0 1 1 无进位无进位转转(C=(C=0 0)0 0 0 0 0 0 1
7、 1 0 0 无溢出无溢出转转(V=(V=0 0)0 0 0 0 1 1 0 0 0 0 数非零转数非零转(Z=(Z=0 0)0 0 1 1 0 0 0 0 0 0 数为正转数为正转(N=(N=0 0)1 1 0 0 0 0 0 0 1 1 有进位有进位转转(C=(C=1 1)1 1 0 0 0 0 1 1 0 0 有溢出有溢出转转(V=(V=1 1)1 1 0 0 1 1 0 00 0 数为零转数为零转(Z=(Z=1 1)1 1 1 1 0 0 00 0 0 数为负转数为负转(N=(N=1 1)条件满足,转转移地址;条件不满足,顺序执行。条件满足,转转移地址;条件不满足,顺序执行。隐含约定:
8、转子时返回地址压栈保存。隐含约定:转子时返回地址压栈保存。15 12 11 9 8 6 5 015 12 11 9 8 6 5 0子程序入口子程序入口 RSTRST SPSP (SPSP)+JSR JSR 寄寄 寻寻 方式方式 NZVCNZVC 5 4 3 2 1 0 5 4 3 2 1 03.7.2 CPU3.7.2 CPU总体结构总体结构1.1.寄存器设置寄存器设置(1 1)可编程寄存器()可编程寄存器(1616位)位)通用寄存器通用寄存器:R R0 0(000)(000)、R R1 1(001)(001)R R2 2(010)(010)、R R3 3(011)(011)允许中断(开中断)
9、允许中断(开中断)(可扩展)(可扩展)I N Z V CI N Z V C 4 3 2 1 0 4 3 2 1 0暂存器暂存器C C(2 2)非编程寄存器()非编程寄存器(1616位)位)堆栈指针堆栈指针:SPSP(100)(100)指令计数器指令计数器:PCPC(111)(111)程序状态字程序状态字:PSWPSW(101)(101):暂存来自主存的暂存来自主存的源地址源地址或或源数据源数据。暂存器暂存器D D:暂存来自主存的暂存来自主存的目的地址目的地址或或目的数目的数。指令寄存器指令寄存器IRIR地址寄存器地址寄存器MARMAR数据寄存器数据寄存器MDRMDR:存放现行指令。存放现行指令
10、。实现实现CPUCPU与主存的接口与主存的接口SN74181 4SN74181 4片片SN74182 1SN74182 1片片2.2.算逻部件设置算逻部件设置ALUALU选择数据来源选择数据来源选择器选择器A A选择器选择器B B移位器移位器:实现实现直送直送、左移左移、右移右移、字节交换字节交换3.3.数据通路结构数据通路结构为了使数据传送控制简单、集中,采用为了使数据传送控制简单、集中,采用以以ALUALU为中心的总线结构为中心的总线结构。(1 1)组成)组成包括四个部分:包括四个部分:ALUALU部件、寄存器组、内总线、部件、寄存器组、内总线、CPUCPU与系统总与系统总线的连接线的连接
11、(1616位)位)R0R3 R0R3 C D C D SP PC PSW MDR A移位器移位器 B ALUR2 R0 R1 MI/OCB内总线内总线 C R3 DMARMDR IR PC SPPSWABDB控制控制逻辑逻辑(2 2)特点)特点ALUALU为内部数据传送通路的中心;为内部数据传送通路的中心;寄存器寄存器采用采用内总线内总线采用单向数据总线采用单向数据总线(16(16位位);分立结构;分立结构;与系统总线与系统总线的连接通过的连接通过MARMAR、MDRMDR实现。实现。MDRMDR输入输入输出至输出至DBDB输出至输出至ALUALU的的B B门门输出输出从内总线输入从内总线输入
12、从从DBDB输入输入(打入打入)(置入置入)R0R3 R0R3 C D C D SP PC PSW MDR A移位器移位器 B ALUR2 R0 R1 MI/OCB内总线内总线 C R3 DMARMDR IR PC SPPSWABDB控制控制逻辑逻辑 4.4.各类信息传送途径各类信息传送途径M M(1 1)指令信息)指令信息置入置入DBDBIRIR(2 2)地址信息)地址信息 R0R3 R0R3 C D C D SP PC PSW MDR A移位器移位器 B ALUR2 R0 R1 MI/OCB内总线内总线 C R3 DMARMDR IR PC SPPSWABDB控制控制逻辑逻辑 1 1)指令
13、地址)指令地址2 2)指令地址加)指令地址加1 1PCPC打入打入A AALUALU移移内内MARMARPCPCA AALUALU移移内内PCPCC C0 0打入打入 R0R3 R0R3 C D C D SP PC PSW MDR A移位器移位器 B ALUR2 R0 R1 MI/OCB内总线内总线 C R3 DMARMDR IR PC SPPSWABDB控制控制逻辑逻辑 3 3)转移地址)转移地址寄存器寻址:寄存器寻址:R0R0打入打入B BALUALU移移内内PCPC寄存器间址:寄存器间址:R0R0打入打入B BALUALU移移内内MARMARABABM MDBDB置入置入MDRMDRB
14、B移、移、内内PCPCALUALU R0R3 R0R3 C D C D SP PC PSW MDR A移位器移位器 B ALUR2 R0 R1 MI/OCB内总线内总线 C R3 DMARMDR IR PC SPPSWABDB控制控制逻辑逻辑 4 4)操作数地址)操作数地址寄存器间址:寄存器间址:R0R0打入打入B BALUALU移移内内MARMAR R0R3 R0R3 C D C D SP PC PSW MDR A移位器移位器 B ALUR2 R0 R1 MI/OCB内总线内总线 C R3 DMARMDR IR PC SPPSWABDB控制控制逻辑逻辑 变址:变址:R0R0PCPCA AAL
15、UALU移移内内MARMARABABM MDBDB移移内内C CM MMDRMDRB BALUALUALUALUC CA AB B移移内内MARMAR R0R3 R0R3 C D C D SP PC PSW MDR A移位器移位器 B ALUR2 R0 R1 MI/OCB内总线内总线 C R3 DMARMDR IR PC SPPSWABDB控制控制逻辑逻辑(3 3)数据信息)数据信息1 1)R RR R:R0R0打入打入B BALUALU移移内内R1R1DBDBM MDBDBMDRMDRB B移、移、内内R2R2ALUALU2 2)R RM M:R0R0打入打入B BALUALU内内MDRMD
16、R3 3)M MR R:M M R0R3 R0R3 C D C D SP PC PSW MDR A移位器移位器 B ALUR2 R0 R1 MI/OCB内总线内总线 C R3 DMARMDR IR PC SPPSWABDB控制控制逻辑逻辑 4 4)M MM M:M M(源源)R0R0MDRMDRDBDB内内I/OI/OALUALU5 5)R RI/OI/O:打入打入DBDBMDRMDR内内C CALUALU(计算目的地址计算目的地址)DBDBM MC CALUALU内内MDRMDR(目的目的)R0R3 R0R3 C D C D SP PC PSW MDR A移位器移位器 B ALUR2 R0
17、R1 MI/OCB内总线内总线 C R3 DMARMDR IR PC SPPSWABDB控制控制逻辑逻辑 DBDBDBDBDMADMA方式:方式:I/OI/O6 6)I/OI/OR R打入打入I/OI/OMDRMDR内内R0R0ALUALU7 7)I/OI/OM MM M R0R3 R0R3 C D C D SP PC PSW MDR A移位器移位器 B ALUR2 R0 R1 MI/OCB内总线内总线 C R3 DMARMDR IR PC SPPSWABDB控制控制逻辑逻辑 5.5.微命令设置微命令设置(1)(1)数据通路数据通路 操作:操作:ALUALU功能选择:功能选择:ALUALU输入
18、选择:输入选择:输出移位选择:输出移位选择:结果分配:结果分配:R0R0A A、R0R0B B、S S3 3S S2 2S S1 1S S0 0、M M、C0C0不移、左移、不移、左移、CPR0CPR0、CPCCPC、CPMARCPMAR、R0R3 R0R3 C D C D SP PC PSW MDR A移位器移位器 B ALUR2 R0 R1 MI/OCB内总线内总线 C R3 DMARMDR IR PC SPPSWABDB控制控制逻辑逻辑(2)(2)访访M M、I/OI/O 操作:操作:读读 R R地址使能地址使能 EMAREMAR写写 W W置入置入MDRMDR SMDR SMDR,1
19、1 MARMAR向向ABAB送地址送地址0 000 00 MDRMDR与与DBDB断开断开,MARMAR与与ABAB断开断开R=1R=1读读 W=1W=1写写置入置入IRIR SIR SIR R0R3 R0R3 C D C D SP PC PSW MDR A移位器移位器 B ALUR2 R0 R1 MI/OCB内总线内总线 C R3 DMARMDR IR PC SPPSWABDB控制控制逻辑逻辑 3.5.2.1 控制器组成控制器组成微命令微命令发生器发生器微命令序列微命令序列I/OI/O状态状态控制台信息控制台信息运行状态运行状态译码译码.PSW PSW 时序时序 IR IR地址形成地址形成P
20、CPCD寻寻来自来自M送送M或或ALU+1送送M3.5.2 3.5.2 组合逻辑控制方式组合逻辑控制方式微命令微命令发生器发生器微命令序列微命令序列I/OI/O状态状态控制台信息控制台信息运行状态运行状态译码译码.PSW PSW 时序时序 IR IR地址形成地址形成PCPCD寻寻来自来自M送送M或或ALU+1送送M微命令微命令发生器发生器1.1.微命令发生器微命令发生器功能:功能:产生全机所需的各种产生全机所需的各种微命令微命令控制最基本的操作控制最基本的操作(微操作微操作)的命令的命令电位型电位型脉冲型脉冲型微命令微命令发生器发生器微命令序列微命令序列I/OI/O状态状态控制台信息控制台信息
21、运行状态运行状态译码译码.PSW PSW 时序时序 IR IR地址形成地址形成PCPCD寻寻来自来自M送送M或或ALU+1送送M2.2.指令计数器指令计数器PCPC功能:功能:指示指令在指示指令在M中的位置。中的位置。PC+1PC+1顺序执行:顺序执行:PCPC先先+1+1,再用转移地址修改,再用转移地址修改PCPC微命令微命令发生器发生器PCPC转移执行:转移执行:3.3.指令寄存器指令寄存器IRIR功能:功能:存放现行指令。存放现行指令。决定操作决定操作性质性质操作码字段操作码字段操作数地址操作数地址转移地址转移地址PCPC微命令微命令发生器发生器微命令序列微命令序列I/OI/O状态状态控
22、制台信息控制台信息运行状态运行状态译码译码.PSW PSW 时序时序 IR IR地址形成地址形成D寻寻来自来自M送送M或或ALU+1送送M微命令微命令发生器发生器PCPC IR IR地址码字段地址码字段译码器译码器微命令发生器微命令发生器地址形成部件地址形成部件寻寻D4.4.状态寄存器状态寄存器PSWPSW功能:功能:指示程序运行方式,反映程序运行结果。指示程序运行方式,反映程序运行结果。例例.某机的某机的PSWPSWPCPC微命令微命令发生器发生器微命令序列微命令序列I/OI/O状态状态控制台信息控制台信息运行状态运行状态译码译码.PSW PSW 时序时序 IR IR地址形成地址形成D寻寻来
23、自来自M送送M或或ALU+1送送M微命令微命令发生器发生器PCPC IR IR PSW PSW工作方式工作方式 优先级优先级 T T N Z V CN Z V C15 12 11 8 7 6 5 4 3 2 1 015 12 11 8 7 6 5 4 3 2 1 0C=1 C=1 进位进位 V=1 V=1 溢出溢出Z=1 Z=1 结果为结果为0 0N=1 N=1 结果为负结果为负T=1T=1,执行跟踪程序执行跟踪程序(1 1)条件码)条件码反映程序运行结果反映程序运行结果工作方式工作方式 优先级优先级 T N Z V CT N Z V C15 12 11 8 7 6 5 4 3 2 1 015
24、 12 11 8 7 6 5 4 3 2 1 0(2 2)跟踪标志)跟踪标志为程序查错设置的断点标志为程序查错设置的断点标志T T。程序初始化置T为1.测试T跟踪程序.程序优先级高于外部优先级,程序优先级高于外部优先级,不响应不响应程序优先级低于外部优先级,可响应程序优先级低于外部优先级,可响应用户方式:用户方式:禁止程序执行某些指令禁止程序执行某些指令核心方式:核心方式:允许程序执行所有指令允许程序执行所有指令(3 3)优先级)优先级为现行程序赋予优先级别,以决定是否响应外部中为现行程序赋予优先级别,以决定是否响应外部中断请求。断请求。工作方式工作方式 优先级优先级 T N Z V CT N
25、 Z V C15 12 11 8 7 6 5 4 3 2 1 015 12 11 8 7 6 5 4 3 2 1 0(4 4)工作方式)工作方式规定程序的特权级。规定程序的特权级。PSWPSW在在CPUCPU中,中,反映程序运行反映程序运行状态;控制状态;控制/状状态字在接口中态字在接口中,反映反映CPUCPU命令、命令、设备状态。设备状态。5.5.时序线路时序线路功能:功能:控制操作时间和操作时刻。控制操作时间和操作时刻。PCPC微命令微命令发生器发生器微命令序列微命令序列I/OI/O状态状态控制台信息控制台信息运行状态运行状态译码译码.PSW PSW 时序时序 IR IR地址形成地址形成D
展开阅读全文