工学数电组合逻辑电路教案课件.pptx

1、会计学1工学数电组合逻辑电路工学数电组合逻辑电路 数字逻辑电路可分为两大类：组合逻辑电路和时组合逻辑电路和时序逻辑电路。序逻辑电路。组合逻辑电路的输出信号是该时刻输入信号的函数，与该时刻以前的输入状态无关与该时刻以前的输入状态无关。组合逻辑电路的特点是：无记忆功能，无反馈电路。无记忆功能，无反馈电路。本章介绍组合逻辑电路的分析和设计分析和设计，并研究组合逻辑电路系统中可能出现的竞争-冒险现象和解决的方法。第1页/共195页 在实际环节中，会遇到两种情况，逻辑电路的分析和设计。1 1、逻辑电路的分析：、逻辑电路的分析：对已知的逻辑电路，用逻辑函数表达式、真值表进行描述，确定其功能。在数字产品仿制

2、、设备维修中，逻辑电路的分析是重要的环节。2 2、逻辑电路设计：、逻辑电路设计：根据生产实际中提出的逻辑功能，设计出实现该逻辑功能的电路，是研制数字产品的主要环节。第2页/共195页 组合逻辑电路的分析过程如下：(1)(1)由给定的逻辑电路图，写出输出端的逻辑表由给定的逻辑电路图，写出输出端的逻辑表 达式；达式；(2)(2)简化简化逻辑函数表达式逻辑函数表达式（与或表达式）（与或表达式）；(3)(3)列出真值表；列出真值表；(4)(4)从真值表概括出逻辑功能。从真值表概括出逻辑功能。4.1 4.1 组合逻辑电路的分析组合逻辑电路的分析第3页/共195页 例例1 1 已知逻辑电路如图4-2 所示

3、，分析其功能。&PNQFABC图 4 2 例 1 逻辑图 第4页/共195页解解:第一步：第一步：写出逻辑表达式。由前级到后级写出各个门的输出函数(反过来写也可以)。ACBCABACBCABQNPFACQBCNABP_第二步：第二步：列出真值表,如表4-1 所示。第三步：第三步：逻辑功能描述。第四步：第四步：检验该电路设计是否最简，并改进。第5页/共195页表表4 41 1 例例1 1真值表真值表 ABCABACBCF000001010011100101110111000000110000010100010001000101113、该电路三个输入有2个以上为“1”，输出“1”。为三变量的表决器

4、 4、已经最简，不需改进。第6页/共195页例例2 2 分析图4-3 所示电路的逻辑功能。&111ABACBCPQSRF图 4 3 例 2 逻辑图 第7页/共195页解解:第一步：写出函数表达式。CBCBACBACABCBCBCAABCBCAABCBCAABRSFCBRCAABSCAQABP_)()(&111ABACBCPQSRF第8页/共195页表42 例2真值表 ABCABCABCA B CBCF0000010100111001011101110000001000100000010000000100000001100110第二步：列真值表第9页/共195页ABC00011110011111

5、BCBC1BCF图 4 4 例 2 化简后重新设计逻辑图 第10页/共195页 第三步：功能描述。由真值表可看出，这就是一个二变量的异或电路。第四步：改进设计。卡诺图如图4-4 所示。由重新化简看出，原电路设计不合理，应改进，用一个异或门即可。第11页/共195页例例3 3 分析图4-5 所示电路。&QR11ABCiCi1SP图 4 5 例 3 图 第12页/共195页解解:由图可得ABCBABCAABCBABAABCBABAQRCABRCBABAPCQCBACBACBAABCCBABACBABACBABACPSBABABAPiiiiiiiiiiiiiii_1_)()()()()()(&QR

6、1 1ABCiCi1SP第13页/共195页 由式(1)和式(2)列出真值表如表4-3所示。由真值表可看出这是两个一位二进制的加法电路。A为被加数，B为加数，Ci为低位向本位的进位位。S为三位相加的和数，Ci+1是本位向高位的进位位。该电路又称为全加器。表 43 例3 真值表 A B CiSCi+10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10110100100010111第14页/共195页练习一 1、分析下面逻辑电路的功能。ABG1G2G3G4F2、分析下面逻辑电路的功能，列出真值表。ABCG1G2F=1=1第15页/共195页3、分析下面逻辑电路的功能

7、，列出真值表。ABG1G2G3G4G5F1F2第16页/共195页4.2 4.2 组合逻辑电路的设计组合逻辑电路的设计 电路设计的任务就是根据功能设计电路。一般按如下步骤进行：(1)(1)将文字描述的逻辑命题变换为真值表将文字描述的逻辑命题变换为真值表 这是十分重要的一步。作出真值表前要仔细分析解决逻辑问题的条件，作出输入、输出变量的逻辑规定，然后列出真值表。(2)(2)进行函数化简进行函数化简 化简形式应依据选择什么门而定。(3)(3)根据化简结果和选定的门电路，画出逻辑电路。根据化简结果和选定的门电路，画出逻辑电路。第17页/共195页 例例4 4 设计三变量表决器，其中A具有否决权。解解

8、:第一步：列出真值表 设A、B、C分别代表参加表决的逻辑变量，F为表决结果。对于变量我们作如下规定：A A、B B、C C为为 1 1 表表示赞成，为示赞成，为0 0表示反对。表示反对。F=1 F=1 表示通过，表示通过，F=0 F=0 表示被表示被否决。否决。真值表如表4-4所示。第二步：函数化简 选用与非门选用与非门来实现。画出卡诺图，其化简过程如图4-6(a)所示。第三步：画出逻辑电路如图4-6(b)所示。第18页/共195页表44 例4真值表 ABCF00001111001100110101010100000111ABCCABCBAF第19页/共195页_ACABACABACABFBC

9、A0001111001111&BACF(a)(b)ABAC图 4 6 例 4 化简过程及逻辑图 第20页/共195页例例5 5 设计一个组合电路，将8421BCD码变换为余3代码。解解:（1 1）这是一个码制变换问题。由于均是BCD码，故输入输出均为四个端点，其框图如图4-7 所示。按两种码的编码关系，得真值表如表4-5 所示。码制变换电路ABCDWXYZ图 4 7 码制变换电路框图 第21页/共195页表 4 5 8421BCD码变换为余 3 代码真值 第22页/共195页（2）由于8421BCD码不会出现1010-1111这六种状态，当输入出现这六种状态时，输出视为无关项。化简过程如图4-

10、8所示。图4-9是转换电路的逻辑图，化简函数为：_)(DZDCDCCDYDCBDCBDCBDCBDCBDCBDBCBXDCBABDBCABDBCAW第23页/共195页ABCD000111101111100011110W A BC BD0ABCD000111101111100011110X BC BD BCD1ABCD0001111001100101000011110Y CD CD图 4 8 例 5 化简过程 第24页/共195页11111ABCDZYXW&图 4 9 例 5 逻辑图（3）逻辑图第25页/共195页例6 设计一个比较1位二进制数大小的逻辑电路解：两个数比较有大于、等于、小于三种

11、情况。A BF1（AB）F2（A=B）F3（AB）0 0 0 1 00 1 0 0 110 1 0 01 1 0 1 0列出真值表得到逻辑表达式：F1=AB F2=AB+AB=AB+AB F3=AB第26页/共195页画出逻辑电路图（若无要求可任意用各类门电路）AB&11F1F2F31第27页/共195页例7 已知一个组合电路的输入和输出的波形图，用逻辑电路实现输出函数F。ABCFA B C F0 0 0 00 0 1 10 1 0 10 1 1 01 0 0 01 0 1 01 1 0 11 1 1 1F=ABC+ABC+ABC+ABC=m1+m2+m6+m7第28页/共195页用卡诺图化简

12、ABC0100 01 11 101111F=AB+BC+ABC（7个门）=AB（C+C）+BC+A BC =ABC+ABC+BC+A BC =BC+C（AB）（5个门）ABC1=&1F第29页/共195页练习二 1、设计由三个开关控制电灯的逻辑电路，要求奇数个开关合上时控制灯亮，偶数个开关合上时控制灯灭。2、电子学院有三个工厂，当有一个工厂用电时，由变电站一供电，当有两个工厂用电时，由变电站二供电，当有三个工厂用电时，由变电站一和二同时供电，试设计一个供电控制系统满足上述条件。3、分别用与非门和与或非门设计举重裁判电路，有A、B、C、D四个裁判，A为主裁判，只有当主裁判同意，并有其它一个或一个

13、裁判以上同意，才算通过。第30页/共195页4.3 4.3 常用中规模组合逻辑部件的原理和应用常用中规模组合逻辑部件的原理和应用 表表 4 6 集成电路的划分集成电路的划分 第31页/共195页 在在SSISSI中仅仅是中仅仅是器件器件的集成；的集成；在在MSIMSI中则是中则是逻辑部件逻辑部件的集成，这类器件能完成一的集成，这类器件能完成一定的逻辑功能；定的逻辑功能；而而LSILSI和和VLSIVLSI、SLSISLSI则是则是数字子系统或整个数字系数字子系统或整个数字系统统的集成。的集成。第32页/共195页 MSIMSI、LSILSI与与SSISSI相比的优点相比的优点：(1)(1)体积

14、缩小体积缩小。如在通信、测量、控制等设备中用MSI、LSI代替SSI，可使整机体积大大缩小。(2)(2)功耗低，速度高功耗低，速度高。由于元器件连线缩短，连线引起的分布电容及电感的影响减小，因而提高了整个系统的工作速度。(3)(3)可靠性高。可靠性高。由于系统的焊接点数，接插件及连线数大为减少，因此系统有较高的可靠性。(4)(4)抗干扰能力高抗干扰能力高。由于全部电路都封装在一个壳内，外界干扰相对而言也就不严重了。第33页/共195页加法器（半加器与全加器）加法器（半加器与全加器）数字系统的基本任务之一是进行算术运算。而在系统中加、减、乘、除均是利用加法电路来实现，所以加法器便成为数字系统中最

15、基本的运算单元。半加器不考虑低位来的进位低位来的进位的加法，称为半加。完成半加功能的电路称为半加器。全加器考虑低位来的进位的考虑低位来的进位的加法，称为全加。完成全加功能的电路称为全加器。第34页/共195页 1.1.半加器设计半加器设计 半加器有两个输入端，分别为加数A和被加数B。输出两个，分别为和数S和向高位的进位位Ci+l。ABSCi1加数被加数和数向高位进位半加器图 4 1 半加器框图 第35页/共195页ABCBABASi1_表 4 2 半加器真值表 A B S Ci+10 00 11 01 10 01 01 00 1第36页/共195页1&ABSCi1图 4 2 半加器逻辑图 第3

16、7页/共195页 2.2.全加器设计全加器设计 全加器有三个输入端，分别为加数A和被加数B和低位的进位位。输出仍是两个，为和数S和向高位的进位位Ci+l。AiSiCi1全加器BiCi1图 4-3 全加器框图 第38页/共195页表43 全加器真值表 Ai Bi C i-1Si C i+10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1第39页/共195页函数变换过程如下：iiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiBACBABACBABACBAC

17、BACBACBACCBACBACBACBABACBABACBACBACBACBAS11_11_1_1_111_1_1_1_11_1_1_)()()()()(第40页/共195页由Si、Ci+1式组成的逻辑电路如图4-13 所示。&111&BiAiCi1Ci1Si图 4 4 用异或门构成全加器 第41页/共195页1_1_1_1_1_1_1_iiiiiiiiiiiiiiiiiiiiCACBBACCBACBACBACBASAiBiCi 1Ci 1Si1111&1&图 4 5 用与或非门组成全加器 第42页/共195页 3.3.多位二进制加法多位二进制加法 实现两个n位二进制相加时，可用n位全加器，

18、其进位方式有两种：串行进位-目前生产的74LS83为四位串行进位加法器超前进位-74LS283为超前进位四位加法器第43页/共195页(1)串行进位 图为四位串行进位加法器,每一位的进位送给下一位的进位输入端。COCIA3B3C3S3COCIA2B2S2COCIA1B1S1COCIA0B0S0C2C1C0C 1图 4 6 四位串行进位加法器 第44页/共195页*(2)超前进位。11)(iiiiiiiiiiCBABACCBAS 各级进位都可同时产生，这样每位加法不必等低位运算结果，故提高了运算速度。前面我们已经得到全加器的表达式，令Gi=AiBi称为进位产生函数，Pi=Ai Bi称为进位传输函

19、数。将其代入Si,Ci表达式中得递推公式 11iiiiiiiCPGCCPS第45页/共195页这样可得各位进位信号的逻辑表达式如下：101230123123233233310120122122210101101111000CPPPPGPPPGPPGPGCPGCCPPPGPPGCPGCCPPGPGCPGCCPGC第46页/共195页1111111111B3A311B2A2A1B11C 1B0A01P31P2P11P0C0C1C2S0S1S2S3CO(C3)12345678161514131211109GNDC1B0A0S0A1B1S1COS3B3A3S2A2B2UCC(a)(b)1&1&图 47

20、 74LS283 逻辑图与引脚图(a)逻辑图(b)引脚图 第47页/共195页 由于74LS283采用了超前进位，故10ns便可产生进位输出信号CO(即C3),但利用74LS283级联扩展成八位或多于八位的二进制加法器时，片间仍然串行进位，影响了运行速度。此时也可在片间采用超前进位，为此生产了集成超前进位产生器74LSl82。在74LS283进行级联扩展时，其各片的进位也是超前进位。这样既扩充了位数，又保持了较高的运行速度，而且使电路又不太复杂。74LSl82逻辑图及引脚图如图48所示。第48页/共195页图 4-7 中S0-S3表达式可经变换化简而得，以S1为例)()()(_001_0011

21、10100011100_0_000111001011BACBABABCABABACBABABABACPGPCPS第49页/共195页&1&11111111111P1G3P2G2P11G11P01G011GnGn xGn yGn z12345678161514131211109GNDFPP3G3P0G0P1G1FGGn zGnG2P2UCC(b)Gn yGn x(a)&1FPFG图4-8 74LS182逻辑图及引脚图(a)逻辑图(b)引脚图 第50页/共195页 4.4.全加器的应用全加器的应用 全加器除了可作为二进制的加法运算外，还可用于其它方面，如二进制的减法运算、乘法运算，BCD码的加、减

22、法，码组变换，数码比较，奇偶检验等。减法运算也可以用加法器，其方法是用被减数加上减数的补码。假设两个不带符号的假设两个不带符号的4 4位二进制数为位二进制数为 AA3 A2 A1 A0 和 BB3 B2 B1 B0 则 AB A3 A2 A1 A0 B3 B2 B1 B0321032101A A A AB B B B第51页/共195页例例6 6 试用全加器构成二进制减法器。试用全加器构成二进制减法器。利用“加补”的概念，可将减法用加法来实现，如图：4B3B2B1B0C4S3S2S1S0Ci 1“1”A3A2A1A01111图 4 9 全加器实现二进制减法电路 321032101A A A A

23、B B B BA-B第52页/共195页 例例 7 7 试 用 全 加 器 完 成 二 进 制 的 乘 法 功 能。解：解：以两个二进制数（2位）相乘为例。乘法算式如下：第53页/共195页ABABA0B0B1A1P0P1P2P3C2C1Ci1Ci1&图4 10 利用全加器实现二进制的乘法 输入：A0、A1、B0、B1。输出：P0、P1、P2、P3。需要2个加法器级联。第54页/共195页 例例8 8 试用四位全加器构成一位8421码的加法电路。解：解：两个8421 码相加，其和仍应为8421 码，如不是8421 码则结果错误。如 第55页/共195页 产生错误的原因是8421BCD码为十进制

24、，逢十进一，而四位二进制是逢十六进一，二者进位关系不同，当和数大于9时，8421BCD应产生进位，而十六进制还不可能产生进位。为此，应对结果进行修正。当运算结果小于等于9时，不需修正，但当结果大于9时，应修正让其产生一个进位，方法是加0110。如上述后两种情况：第56页/共195页 故修正电路应含一个判 9 电路，当和数大于 9 时对结果加0110，小于等于 9 时加0000。第57页/共195页 大于9的数的最小项是m10、m11、m12、m13、m14、m15,其真值表如图所示。S3S20001111012131511141000011110S1S0S3S2S3S143 23 1F CSS

25、SS进位位 除了上述大于9时的情况外，如相加结果产生了进位位，其结果必定大于9，所以大于9的条件里加了进位位C4若用与非门实现，就在原式的基础上，两次求反_4432313231FCS SS SCS SS S第58页/共195页图4 12 一位 8421BCD码加法器电路图第59页/共195页 例例9 9 试采用四位全加器完成 8421BCD码到余3代码的转换。解：解：由于 8421BCD码加 0011 即为余3代码，所以其转换电路就是一个加法电路，如图4-13 所示。A3A2A1A0B3B2B1B0S3S2S1S08421 BCD“1”C4余3代码C0四位全加器图 4-13 用全加器构成842

26、1BCD码到余3代码的转换电路 第60页/共195页练习三 利用4位2进制加法器和异或门实现4位无符号二进制数的加或减。第61页/共195页编码器与译码器编码器与译码器 编码：编码用二进制代码表示某种特定含义的过程。为了区分一系列不同的事物，将其中的每个事物用一个二进制代码表示，这就是编码的含意。编码器实现编码的电路。译码：把一组二进制代码的特定含义译出来的过程称为译码。译码器实现译码的电路。第62页/共195页 一位二进制数可表示“0”和“1”两种状态，n位二进制数则有2n种状态。2n种状态能表示2n个数据和信息。例如三位二进制数有八种状态，可指定它们来表示0到7的数，也可指定它们表示8种特

27、定的含义。由于指定是任意的，故编码方案也是多种多样的。对于二进制来说，最常用的是自然二进制编码，因为它有一定的规律性，便于记忆，同时也有利于电路的连接。第63页/共195页 在进行编码器设在进行编码器设计时，首先要人计时，首先要人为指定数为指定数(或者信或者信息息)与代码的对应与代码的对应关系，常常采用关系，常常采用：编码矩阵在相应的卡诺图上，指定每个方格代表某一自然数，将该自然数填入此方格。编码表将信息与代码的对应关系，用表格列出来就是编码表。一一.编码器编码器 编码器的分类编码器的分类普通编码器优先编码器第64页/共195页 一位二进制数可表示“0”和“1”两种状态，n位二进制数则有2n种

28、状态。2n种状态能表示2n个数据和信息。编码就是对2n种状态进行人为的数值指定，给每一种状态指定一个具体的数值。1、普通编码器 对于二进制来说，最常用的是自然二进制编码，因为它有一定的规律性，便于记忆，同时也有利于电路的连接。第65页/共195页例例1111 把 0，1，2，7 这八个数编成二进制代码，其框图如图4-15 所示。（83编码器）01234567编码电路ABC图 4 15 三位二进制编码方框图 第66页/共195页 解：解：显然这就是三位二进制编码器。首先，确定编码矩阵和编码表，分别如图4-16 和表 4-9 所示。0BC00011110413257601A图416 三位二进制代码

29、编码矩阵 第67页/共195页表49 三位二进制编码表 自然数 N二进制代码 A B C012345670 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1第68页/共195页第二步由编码表列出二进制代码每一位的逻辑表达式。A=4+5+6+7B=2+3+6+7 C=1+3+5+7第69页/共195页图4 17 三位二进制编码器 7654321CBAS0111 S处于不同位置表示不同的自然数，对应ABC的输出，就表示对应该自然数的二进制编码。如S在位置5，表示它接高位，其它均属接地，故ABC101A=4+5+6+7B=2+3+6+7 C=1+3+5+7第70页/共19

30、5页例例1212 将十进制数 0，1，2，9 编为 8421BCD码。解；解；10 个数要求用四位二进制数表示。0CD0001111041325768900011110AB图 4 18 8421BCD编码矩阵 第71页/共195页自然数 N二进制代码 A B C D01234567890 0 0 00 0 0 10 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1表4-108421BCD编码表 第72页/共195页各输出端函数表示式：_975319753176327632765476549898DCBA第73页/共195

31、页 UCC1234567890SABCD&图 4 19 8421BCD码编码器 如S在位置 6，即接地，则其它均属高电位，故ABCD=0110。第74页/共195页 2.2.优先编码器优先编码器 优先编码器是当多个输入端同时有信号时，电路只对其中优先级别最高的信号进行编码。例:电话室有三种电话，按由高到低优先级排序依次是火警电话，急救电话，工作电话，要求电话编码依次为00、01、10。试设计电话编码控制电路。解:（1）根据题意知，同一时间电话室只能处理一部电话，假如用A、B、C分别代表火警、急救、工作三种电话，设电话铃响用1表示，铃没响用0表示。当优先级别高的信号有效时，低级别的则不起作用，这

32、时用或 表示；用Y1,Y2表示输出编码。第75页/共195页 输输 入入 输输 出出 A B C Y1 Y2 1 0 1 0 0 1 0 0 0 1 1 0（）写逻辑表达式CBAY 1BAY 2（）列真值表编码:火警电话为00 急救电话为01工作电话为10第76页/共195页（）画优先编码器逻辑图&11ABY1CY2第77页/共195页 集成优先编码器常见型号有74LS147、74LS148等。74LS148是8线3线优先编码器，其应用非常广泛,例如，常用计算机键盘，其内部就是一个字符编码器。它将键盘上的大、小写英文字母和数字及符号还包括一些功能键（回车、空格）等编成一系列的七位二进制数码，送

33、到计算机的中央处理单元CPU，然后再进行处理、存储、输出到显示器或打印机上。下面以74LS148为例来讨论集成优先编码器。3 3、集成编码器、集成编码器第78页/共195页74LS14874LS148集成优先编码器芯片集成优先编码器芯片 0 07 7为输入信号端，为输入信号端，E EI I为输入使能端，为输入使能端，E EO O 是使能输是使能输出端，出端，CSCS是扩展功能输出端，是扩展功能输出端，A A0 0 A A2 2 是三个输出是三个输出端。端。第79页/共195页图图4-20 74LS1484-20 74LS148集成优先编码器逻辑图集成优先编码器逻辑图A A0 0A A2 2 是

34、三个输出端是三个输出端CSCS是是扩扩展展功功能能输输出出端端E EO O 是是使使能能输输出出端端0 07 7为输入信号端为输入信号端E EI I为输入为输入使能端使能端第80页/共195页 由图由图5-205-20可写出该电路的输出函数的逻辑表达式可写出该电路的输出函数的逻辑表达式_11_1_01_11_276543210)7656436421()76542543()7654(EEEECSEAEAEAOO逻辑表达式逻辑表达式第81页/共195页 74LS148的功能表表 4 11 优先编码器的功能表EI=1时，电路都不会有输出，所有输出端都处于高电位A0A1A2 CS EO 为11111E

35、I=0时，输出函数的逻辑值才决定于输入变量的取值EO为使能输出端。第82页/共195页 74LS148的功能表表 5 11 优先编码器的功能表Eo0 说明虽然EI=0，但本片输入端07都无信号输入，所以输出端都没有输出，因此，A0A1A2 为111。Eo1,EI0，说明本片输入端有信号要求输入（编码），所以有二进制码输出。第83页/共195页 CS为扩展输出端，是控制标志。CS0 表示A0A1A2是编码输出；CS1 表示A0A1A2不是编码输出。设置CS的目的是区别当A0A1A2 111时，是否编码输出。设置Eo的目的，在于扩大电路功能，可方便地将83优先编码器扩为164优先编码器。第84页/

36、共195页由表可见，在由表可见，在E EI I=0=0时，时，当几条输入线上同时出当几条输入线上同时出现信号时，优先输出的现信号时，优先输出的是数值最大的那个信号是数值最大的那个信号（7 7最高，最高，0 0最低），对最低），对数值小的输入信号不予数值小的输入信号不予理睬，即该电路优先输理睬，即该电路优先输出的总是数值大的信号，出的总是数值大的信号，故称为优先编码器。故称为优先编码器。CSCS端为片优先编码输出端。端为片优先编码输出端。在有二进制码输出时，在有二进制码输出时，CSCS都有输出，当多片优先编码器构都有输出，当多片优先编码器构成更多二进制码时，它使高值片内的信号优先输出。成更多二进

37、制码时，它使高值片内的信号优先输出。第85页/共195页 当编码输入信号增多时，可用多片优先编码器进行当编码输入信号增多时，可用多片优先编码器进行扩展。扩展的方法也有串行和并行两种。串行扩展所扩展。扩展的方法也有串行和并行两种。串行扩展所用器件少，并行扩展运行速度高。用器件少，并行扩展运行速度高。图为用两片图为用两片8 8线线-3-3线优先编码器串联所构成的线优先编码器串联所构成的1616线线4 4线优先编码器的连接图。线优先编码器的连接图。图4 21 两片8-3优先编码器扩展为16-4优先编码器的连接图 第86页/共195页 工作原理工作原理 由图可以看出，由图可以看出，高高位片的位片的使能

38、输出端使能输出端EoEo接到低位片的接到低位片的使能输入端使能输入端E EI I。当高位片的当高位片的E EI I0 0时，允许时，允许高位片编码，但若高位片的高位片编码，但若高位片的15158 8都是高电平，即均无都是高电平，即均无编码请求，则编码请求，则 EoEo0 0，从而，从而使低位片使低位片EI=0EI=0处于工作状态，处于工作状态，此时编码器的输出取决于低此时编码器的输出取决于低位片的位片的A A0 0A A1 1A A2 2，而，而A A3 3=CS等于0（CS=1），所以输出代码在(A3 A2 A1A0)0 111(7)0 000(0)之间变化。第87页/共195页1616线线

39、4 4线优先编码器线优先编码器的工作原理的工作原理 当高位片的当高位片的E EI I0 0，且高位，且高位片的片的15158 8中至少有一个为中至少有一个为0(0(即要求编码即要求编码)时，高位片的时，高位片的E EO O=1=1，从而使低位片处于禁止，从而使低位片处于禁止状态，此时编码器的输出取决状态，此时编码器的输出取决于高位片的于高位片的A A0 0A A1 1A A2 2，而，而A A3 3等于等于1 1（因为（因为CSCS高高0 0），所以输出），所以输出代码在代码在1000100011111111之间变化。之间变化。第88页/共195页 高、低位片中以高位片高、低位片中以高位片编码

40、为优先，而高位片中编码为优先，而高位片中又以又以1515为优先级别最高，为优先级别最高，从而整个电路实现了从而整个电路实现了1616位位输入的优先编码，优先级输入的优先编码，优先级别从别从15150 0递降。递降。1616线线4 4线优先编码线优先编码器的工作原理器的工作原理 第89页/共195页例如，例如，1313有输入信号有输入信号请求编码，则高位输请求编码，则高位输出端出端E EO O1 1，CS=0CS=0，使，使低位低位EI=1EI=1被禁止，输被禁止，输出取决于高位片的出取决于高位片的A A3 3 A A2 2 A A1 1 A A0 0 ，高位片的，高位片的A A0 0=0=0，

41、A A1 1=1=1，A A2 20 0，A A3 3 1 1（因为高位（因为高位CS=0CS=0，A3A31 1），所以总的输），所以总的输出端为出端为A A3 3 A A2 2 A A1 1 A A0 0 11011101第90页/共195页二、译码器及其应用 译码是编码的逆过程，即将每一组输入二进制代码“翻译”成为一个特定的输出信号，以表示代码原意。译码器：实现译码功能的数字电路。荧光发光二极管译码器液晶显示译码器译码器分类译码器分类变量译码器变量译码器显示译码器显示译码器 二进制译码器二十进制译码器第91页/共195页 译码器的作用是将代码的原意“翻译”出来，用一个特定的输出信号来代表

42、。根据需要输出信号可以是脉冲，也可以是电位。译码器的输入为编码信号，对应每一组编码有一条输出译码线。当某个编码出现在输入端时，相应的译码线上则输出高电平(或低电平)，其它译码线则保持低电平(或高电平)。早期的译码器大多用二极管矩阵来实现，现在多用半导体集成电路来完成。第92页/共195页（一）变量译码器（一）变量译码器 1 1、二进制译码器二进制译码器 二进制译码器是最简单的一种译码器，以三位二进制译码电路为例。三位二进制译码器输入是3位二进制代码，一共有8种状态，译码器将每个输入代码译成对应的一根输出线上的高、低电平信号。因此，也把这个译码器叫做因此，也把这个译码器叫做3 38 8译码器译码

43、器。第93页/共195页0BC00011110413257601A图4 22 三位二进制译码矩阵 第94页/共195页表表4 412 12 译码表译码表 A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 自然数 N01234567第95页/共195页 由于每个方格都由一个数据占有，没有多余状态，所以将每个方格自行圈起来即可。此时每个译码函数都由一个最小项组成。写出表达式：ABCCBACBACBACBACBACBACBA76543210_第96页/共195页01234567111CBA&图4 23 三位二进制码译码器 第97页/共195页

44、2、十进制译码器。0CD0001111041325768900011110AB图 4 24 8421BCD码译码矩阵 第98页/共195页ADDADCBDCBDCBDCBDCBDCBDCBADCBA9876543210_由此图可得如下译码关系（化简时考虑无关项）第99页/共195页其译码电路如图4-25 所示。01234567111CBA891D&图 4 25 8421BCD码译码器 第100页/共195页 3 3、集成译码器、集成译码器 集成译码器与前面讲述的译码器工作原理一样，但考虑集成电路的特点，有以下几个问题。为了减轻信号的负载，故集成电路输入一般都采用缓冲级，这样外界信号只驱动一个门

45、。为了降低功率损耗，译码器的输出端常常是反码输出，即输出低电位有效。为了便于扩大功能，增加了一些功能端，如使能端等。第101页/共195页&01234567111111A2A1A0&E1E2E3三线至八线译码器01234567E1E2E3A0A1A2(a)(b)图 4-26(74LS138)的电路图和逻辑符号 使能端功能是：增加逻使能端功能是：增加逻辑功能辑功能.只有当只有当E E1 1=1=1，E E2 2=E=E3 3=0=0时时,该集成电路块才工作，该集成电路块才工作，输出取决于输入的二进输出取决于输入的二进制码，否则译码器被禁制码，否则译码器被禁止。止。三个附加的使能端三个二进制码输入

46、端八个输出端第102页/共195页表表 413 功能表功能表 将输入的三个二进制代码，译成将输入的三个二进制代码，译成8 8个低电平信号个低电平信号高电平高电平表示译表示译码器被码器被禁止，禁止，低电平低电平有效。有效。第103页/共195页P2.6P2.5P 2.4 P2.0ALE8031PSENEAGP2.774LS373OEA0A7A8A12CED0D7OE2764(1)A0A7A8A12CE2764(2)OEP0588885885CBAD0D7GG1G2AG2BY3Y2Y1Y08D0D7OE2764(3)A0A7A8A12CE8D0D7OECEA8A12A0A72764(4)8585V

47、cc74LS13874LS138由于采用全译码，每片2764的地址空间都是唯一的。它们分别是：，即0000H1FFFH；，即2000H3FFFH；，即4000H5FFFH；，即6000H7FFFH。3-8译码器在存储器扩充中的应用译码器在存储器扩充中的应用第104页/共195页图5-27 3-8译码器扩大为 4-16 译码器 00E1E2E3A0A1A21234567()123456708E1E2E3A0A1A21234567()91011 1214 15ABCD使 能1133-8译码器扩大为4-16译码器E E3 3作为使能端作为使能端2 2片连接；片连接；(I)(I)片片E E2 2 和和

48、()E()E1 1相连作为第四变量相连作为第四变量D D的输入端。在的输入端。在E E3 3=0=0的前提下，当的前提下，当D D0 0时，时，(I)(I)片选中，片选中，()()片片禁止，输出由禁止，输出由(I)(I)片决定。当片决定。当D D1 1时，时，(I)(I)片禁止，片禁止，()()片工作，片工作，输出由输出由()()片决定，其关系如下：片决定，其关系如下：第105页/共195页第106页/共195页 数字显示译码器是不同于上述译码器的另一种译码。它是用来驱动数码管的MSI。（二）数字显示译码（二）数字显示译码数码管根据数码管根据发光段分为发光段分为七段数码管七段数码管八段数码八段

49、数码管管发光段发光段可以用荧光材料可以用荧光材料(称为荧光数码管称为荧光数码管)发光二极管发光二极管(称为称为LEDLED数码管数码管)液晶液晶(称为称为LCDLCD数码管数码管)第107页/共195页 通过发光段，可以将BCD码变成十进制数字，并在数码管上显示出来。在数字式仪表、数控设备和微型计算机中是不可缺少的人机联系手段。七段数码管所显示的数字如图4-28所示，为了鉴别输入情况，当输入码大于9时，仍使数码管显示一定图形。abcdefg暗0123456781091112131415图 4 28 七段数码管 第108页/共195页 由于各种显示器件的驱动要求不同，对译码器的要求也各不相同，因

50、此需要先对字符显示器件作简单介绍，然后再介绍显示译码器。常见的七段字符显示器有半导体数码管和液晶显示器。1 1、半导体发光二极管半导体发光二极管 发光二极管是一种特殊的二极管，当外加正向电压时，其中的电子可以直接与空穴复合，放出光子，即将电能转换为光能，放出清晰悦目的光线。第109页/共195页abcdefg LED数码管 发光二极管可以封装成单个的发光二极管，也可以封装成七段数码管，如右图所示，图中，每一段都是一个发光二极管。第110页/共195页MUCC5 V(a)(b)U /V0.40.81.21.62.001020304050RI/mA发光二极管的伏安特性和驱动电路(a)伏安特性；(b