MOS集成电路的基本制造工艺-课件.ppt
- 【下载声明】
1. 本站全部试题类文档,若标题没写含答案,则无答案;标题注明含答案的文档,主观题也可能无答案。请谨慎下单,一旦售出,不予退换。
2. 本站全部PPT文档均不含视频和音频,PPT中出现的音频或视频标识(或文字)仅表示流程,实际无音频或视频文件。请谨慎下单,一旦售出,不予退换。
3. 本页资料《MOS集成电路的基本制造工艺-课件.ppt》由用户(晟晟文业)主动上传,其收益全归该用户。163文库仅提供信息存储空间,仅对该用户上传内容的表现方式做保护处理,对上传内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(点击联系客服),我们立即给予删除!
4. 请根据预览情况,自愿下载本文。本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
5. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007及以上版本和PDF阅读器,压缩文件请下载最新的WinRAR软件解压。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- MOS 集成电路 基本 制造 工艺 课件
- 资源描述:
-
1、半导体集成电路半导体集成电路1.2 MOS集成电路的基本制造工艺集成电路的基本制造工艺半导体集成电路半导体集成电路半导体集成电路半导体集成电路 CMOS工艺技术工艺技术是当代VLSI工艺的主流工主流工艺技术艺技术,它是在PMOS与NMOS工艺基础上发展起来的。其特点特点是将NMOS器件与PMOS器件同时制作在同一硅衬底上。CMOS工艺技术工艺技术一般可分为三类三类,即 P阱CMOS工艺 N阱CMOS工艺 双阱CMOS工艺半导体集成电路半导体集成电路P阱阱CMOS工艺工艺 P阱杂质浓度阱杂质浓度的典型值要比N型衬底中的高510倍才能保证器件性能。然而P阱的过度掺杂过度掺杂会对N沟道晶体管产生有害
2、的影响,如提高了背栅偏置的灵敏度,增加了源极和漏极对P阱的电容等。半导体集成电路半导体集成电路P阱阱CMOS工艺工艺 电连接时,P阱接最负电位,N衬底接最正电位,通过反向偏置的PN结实现PMOS器件和NMOS器件之间的相互隔离相互隔离。P阱阱CMOS芯片剖面示意图芯片剖面示意图见下图。半导体集成电路半导体集成电路N阱阱CMOS工艺工艺 N阱阱CMOS正好和正好和P阱阱CMOS工工艺相反艺相反,它是在P型衬底上形成N阱。因为N沟道器件是在P型衬底上制成的,这种方法与标准的这种方法与标准的N沟道沟道MOS(NMOS)的工艺是兼容的。的工艺是兼容的。在这种情况下,N阱中和了阱中和了P型衬底型衬底,P
3、沟道晶体管会受到过渡掺杂的影响。半导体集成电路半导体集成电路N阱阱CMOS工艺工艺 早期的CMOS工艺的N阱工艺和P阱工艺两者并存发展。但由于N阱阱CMOS中中NMOS管直接在管直接在P型硅衬底上制作型硅衬底上制作,有利于发挥NMOS器件高速的特点,因此成为常用工艺常用工艺。半导体集成电路半导体集成电路N阱CMOS芯片剖面示意图 N阱阱CMOS芯片剖面示意图见下图。半导体集成电路半导体集成电路双阱双阱CMOS工艺工艺 随着工艺的不断进步,集成电路的线条尺寸线条尺寸不断缩小,传统的单阱工艺有时已不满足要求,双阱工艺应运而生。半导体集成电路半导体集成电路双阱双阱CMOS工艺工艺 通常双阱通常双阱C
4、MOS工艺采用的原始材料是工艺采用的原始材料是在在N+或或P+衬底上外延一层轻掺杂的外延衬底上外延一层轻掺杂的外延层,然后用离子注入的方法同时制作层,然后用离子注入的方法同时制作N阱阱和和P阱。阱。半导体集成电路半导体集成电路双阱双阱CMOS工艺工艺 使用双阱工艺不但可以提高器件密度提高器件密度,还可以有效的控制寄生晶体管的影响,抑制闩锁现象。半导体集成电路半导体集成电路双阱CMOS工艺主要步骤 双阱双阱CMOS工艺主要步骤工艺主要步骤如下:(1)衬底准备:衬底氧化,生长Si3N4。(2)光刻P阱,形成阱版,在P阱区腐蚀Si3N4,P阱注入。(3)去光刻胶,P阱扩散并生长SiO2。(4)腐蚀S
5、i3N4,N阱注入并扩散。(5)有源区衬底氧化,生长Si3N4,有源区光刻 和腐蚀,形成有源区版。(6)N管场注入光刻,N管场注入。半导体集成电路半导体集成电路双阱CMOS工艺主要步骤(7)场区氧化,有源区Si3N4和SiO2腐蚀,栅 氧化,沟道掺杂(阈值电压调节注入)。(8)多晶硅淀积、掺杂、光刻和腐蚀,形成 多晶硅版。(9)NMOS管光刻和注入硼,形成N+版。(10)PMOS管光刻和注入磷,形成P+版。(11)硅片表面生长SiO2薄膜。(12)接触孔光刻,接触孔腐蚀。(13)淀积铝,反刻铝,形成铝连线。半导体集成电路半导体集成电路MOS工艺的自对准结构工艺的自对准结构 自对准自对准是一种在
6、圆晶片上用单个掩模形成不同区域用单个掩模形成不同区域的多层结构的技术,它消除了用多片掩模所引起的的多层结构的技术,它消除了用多片掩模所引起的对准误差对准误差。在电路尺寸缩小时,这种有力的方法用得越来越多。有许多应用这种技术的例子,例子之一是在多晶硅栅MOS工艺中,利用多晶硅栅极对栅氧化层的掩蔽作用,可以实现自对准的源极和漏极的离子注入,如图所示。半导体集成电路半导体集成电路自对准工艺 示意图半导体集成电路半导体集成电路自对准工艺 上图中可见形成了图形的多晶硅条多晶硅条用作离子注入工序中的掩模掩模,用自己的“身体”挡住离子向栅极下结构(氧化层和半导体)的注入,同时使离子对半导体的注入正好发生在它
7、的两侧两侧,从而实现了自对准自对准。而且原来呈半绝缘的多晶硅本身在大量注入后变成低电阻率的导电体低电阻率的导电体。可见多晶硅的应用实现“一箭三雕一箭三雕”之功效。半导体集成电路半导体集成电路半导体集成电路半导体集成电路半导体集成电路半导体集成电路半导体集成电路半导体集成电路半导体集成电路半导体集成电路半导体集成电路半导体集成电路半导体集成电路半导体集成电路半导体集成电路半导体集成电路半导体集成电路半导体集成电路半导体集成电路半导体集成电路半导体集成电路半导体集成电路半导体集成电路半导体集成电路半导体集成电路半导体集成电路半导体集成电路半导体集成电路半导体集成电路半导体集成电路半导体集成电路半导
展开阅读全文