双极型制作工艺课件.ppt

1、双极型逻辑集成电路1-1 电学隔离电学隔离（1）反偏）反偏PN结隔离结隔离（2）全介质隔离）全介质隔离（3）混合隔离元件）混合隔离元件 所有晶体管的集电极都在外延层上，隔离的目的是所有晶体管的集电极都在外延层上，隔离的目的是使不同隔离区的元件实现电隔离。使不同隔离区的元件实现电隔离。第一章第一章 双极型集成电路制作工艺双极型集成电路制作工艺（1）反偏）反偏PN结隔离结隔离 通过外延，选择性扩散等工艺方法，将通过外延，选择性扩散等工艺方法，将芯片划分为若干个由芯片划分为若干个由P区包围的区包围的N型区，型区，P区接电路中的最低电位，使区接电路中的最低电位，使PN结反偏。利结反偏。利用反偏用反偏P

2、N结对器件进行隔离。结对器件进行隔离。P衬底衬底NNNPP接电路中接电路中的最低电的最低电位位反偏反偏PN结隔离结隔离 工艺简单工艺简单 占芯片面积较大占芯片面积较大 且受反向漏电影响，隔离效果不是最佳且受反向漏电影响，隔离效果不是最佳 寄生电容较大寄生电容较大 MOSFET可以利用自身的可以利用自身的PN结实现电学隔离结实现电学隔离（2）全介质隔离）全介质隔离用用SiO2将要制作元件的将要制作元件的N型区（或型区（或P型区）型区）包围起来，实现隔离包围起来，实现隔离 NNSiO2多晶硅多晶硅全介质隔离全介质隔离 隔离效果好隔离效果好 工艺复杂（需要反外延，磨片等工艺），生工艺复杂（需要反外延

3、，磨片等工艺），生产周期长，成品率低，成本高产周期长，成品率低，成本高（主要用于高压和抗辐射等特殊领域的（主要用于高压和抗辐射等特殊领域的集成电路）集成电路）（3）混合隔离）混合隔离元件四周采用介质隔离，而底部用反偏元件四周采用介质隔离，而底部用反偏PN结隔离结隔离 P衬底衬底NNN接电路中接电路中的最低电的最低电位位SiO2混合隔离混合隔离 可以使元件的图形尺寸缩小，可以使元件的图形尺寸缩小，芯片面积利用率得到提高，芯片面积利用率得到提高，（现已广泛采用这种方法（现已广泛采用这种方法 ）在保证电路正常的工作情况下，尽量在保证电路正常的工作情况下，尽量减少减少隔离岛隔离岛的数目，是的数目，是I

4、C 版图设计中必须版图设计中必须考虑解决的问题考虑解决的问题埋层埋层（埋层氧化）（埋层氧化）1-2 1-2 pnpn结隔离结隔离集成电路工艺流程集成电路工艺流程 初始氧化，热生长厚度约为初始氧化，热生长厚度约为5001000nm的氧的氧化层化层（提供集电极电流的低阻通路）（提供集电极电流的低阻通路）埋层（埋层光刻）光刻，利用反应离子刻蚀技术将光刻窗口中的光刻，利用反应离子刻蚀技术将光刻窗口中的氧化层刻蚀掉，并去掉光刻胶氧化层刻蚀掉，并去掉光刻胶埋层（埋层扩散）进行大剂量进行大剂量As+注入并退火，形成注入并退火，形成n+埋层埋层埋层（去氧化层）PN+利用利用HF腐蚀掉硅片表面的氧化层腐蚀掉硅片

5、表面的氧化层外延层（外延生长）PN+N将硅片放入外延炉中进行外延，外延层的厚度将硅片放入外延炉中进行外延，外延层的厚度和掺杂浓度一般由器件的用途决定和掺杂浓度一般由器件的用途决定隔离（隔离氧化）PSiO2N+N隔离（隔离光刻）PSiO2N+N隔离（隔离扩散）PSiO2N+NP+P+隔离（去氧化层）PN+NP+P+基区（基区氧化）PSiO2N+NP+P+基区（基区光刻）PSiO2N+NP+P+基区（基区扩散）PSiO2N+NPP+P+基区（去氧化层）PN+NPP+P+发射区（发射区氧化）PSiO2N+NPP+P+发射区（发射区光刻）PSiO2N+NPP+P+发射区（发射区扩散）PSiO2N+NP

6、N+N+P+P+发射区（去氧化层）PN+NPN+N+P+P+金属连线（引线氧化）PSiO2N+NPN+N+P+P+金属连线（接触孔光刻）PSiO2N+NPN+N+P+P+金属连线（蒸铝）PSiO2N+NPN+N+P+P+金属连线（引线光刻）PSiO2N+NN+N+P+P+合金：合金：使使Al与接触孔中的硅形成良好的欧姆接触，一般是与接触孔中的硅形成良好的欧姆接触，一般是在在450、N2-H2气氛下处理气氛下处理2030分钟分钟形成钝化层形成钝化层在低温条件下在低温条件下(小于小于300)淀积氮化硅淀积氮化硅刻蚀氮化硅，形成钝化图形刻蚀氮化硅，形成钝化图形反刻铝反刻铝小结：双极型集成电路制造中的

7、光刻小结：双极型集成电路制造中的光刻掩膜掩膜N埋层用于降低埋层用于降低集电极串连电阻集电极串连电阻考虑到反偏时，势考虑到反偏时，势垒区的展宽，各图垒区的展宽，各图形之间都留有较宽形之间都留有较宽的距离，因而这种的距离，因而这种结构的结构的NPN的图形的图形面积比较大面积比较大 一、集成电路中的纵向一、集成电路中的纵向NPN管管(1)PN结隔离的纵向结隔离的纵向NPN管管1-3 双极型双极型IC中的元件中的元件(2)混合隔离的纵向混合隔离的纵向NPN管管N埋层用于降埋层用于降低集电极串连低集电极串连电阻电阻(3)小尺寸混合隔离的纵向小尺寸混合隔离的纵向NPN管管N埋层用于降低埋层用于降低集电极串

8、连电阻集电极串连电阻 基极与集电极之基极与集电极之间插入了间插入了SiO2，避免二者的相互避免二者的相互影响影响 基区，发射区都基区，发射区都可延伸到可延伸到SiO2层层，尺寸可做得较小尺寸可做得较小二、集成电路中的二极管二、集成电路中的二极管SiO2N+N 外延层外延层PP+P+AlAlSiO2SiO2与与NPNNPN晶体管晶体管基区同时制作基区同时制作与与NPNNPN晶体管晶体管发射区同时制发射区同时制作作N型隔离岛型隔离岛三、集成电路中的电阻三、集成电路中的电阻 利用半导体材料的体电阻：利用半导体材料的体电阻：LRd WRA RBNN+N+N+电阻电阻A电阻电阻B沟道电阻沟道电阻 四、集

9、成电路中的电容四、集成电路中的电容 PN结的反偏电容结的反偏电容 平行板电容平行板电容SiO2S下电极下电极M上电极上电极P+P+P衬底衬底N外延层外延层NN扩散区扩散区隔离框隔离框上电极金属膜上电极金属膜N接触孔接触孔1-4 IC元件结构和寄生效应元件结构和寄生效应一、结构一、结构纵向：四层三结结构：纵向：四层三结结构：n+p n p 四层四层横向：由版图决定横向：由版图决定 表现各元件的相对位置，形状，几表现各元件的相对位置，形状，几 何尺寸，互连线走向何尺寸，互连线走向发射结发射结集电结集电结隔离结隔离结三结三结等效电路I二、寄生效应1、NPN管的寄生效应管的寄生效应 和分立器件不同，和

10、分立器件不同，IC中晶体管包含有中晶体管包含有纵向寄纵向寄生晶体管生晶体管。实际中，由于要隔离，衬底总是接最低电实际中，由于要隔离，衬底总是接最低电位，寄生位，寄生PNP管的管的集电结集电结总是反偏。总是反偏。发射结发射结、即、即NPN管的集电结：当管的集电结：当NPN管在饱管在饱和区或反向工作区时，它正偏。这时寄生和区或反向工作区时，它正偏。这时寄生PNP管处于正向管处于正向有源区有源区。（在逻辑。（在逻辑IC中，中，NPN管经常处于饱和或反向工作区）。于是管经常处于饱和或反向工作区）。于是有有IEpnp分走分走IB流向衬底。流向衬底。减小乃至消除的方法：减小乃至消除的方法：NPN集电区掺金

11、：少子寿命集电区掺金：少子寿命 ，埋层：基区宽度埋层：基区宽度 ，基区，基区N+掺杂掺杂，注入效，注入效率率 ，横向寄生效应横向寄生效应如一个如一个n型岛内有两个型岛内有两个P区，会形成横向区，会形成横向PNP结构。结构。I.可以借此制作可以借此制作PNP管管II.如果不希望出现如果不希望出现PNP效应效应,可拉大间距可拉大间距,或者或者n区接高电位。区接高电位。在多发射结在多发射结NPN管中，会形成横向管中，会形成横向NPN结构，当一个发结构，当一个发射结接高电平，其余接地时，该输入端电流会过大，这射结接高电平，其余接地时，该输入端电流会过大，这可通过版图设计解决可通过版图设计解决串联电阻：

12、串联电阻：引线孔在表面，集电极串联电阻大引线孔在表面，集电极串联电阻大埋层埋层二、寄生效应2.二极管中的寄生效应二极管中的寄生效应 IC中的二极管一般由中的二极管一般由NPN管构成，和管构成，和1类似。类似。3.电阻的寄生效应1）基区扩散电阻）基区扩散电阻2）沟道电阻）沟道电阻 要使电流全部流经要使电流全部流经P区，区，n区应接最高电位。这区应接最高电位。这样同一个样同一个n区中的多个电阻之间即不会形成区中的多个电阻之间即不会形成PNP效应，也不会产生纵向效应，也不会产生纵向PNP效应。效应。课堂练习：P15/2 分析分析SiO2介质隔离集成晶体管的有源寄介质隔离集成晶体管的有源寄生效应和无源寄生效应，和生效应和无源寄生效应，和PN结隔离相结隔离相比有什么优点？比有什么优点？