(优)实习QuartusII使用讲解PPT资料.ppt

1、(优)实习QuartusII使用讲解PPT资料3.1 Quartus 9.0 软件的安装软件的安装 （详见光盘（详见光盘2 quartus9.0sp2安安装视频）装视频）n把把Quartus9.0Quartus9.0安装光盘放入计算机的光驱中，在自动出现安装光盘放入计算机的光驱中，在自动出现的光盘安装目录中选择安装的光盘安装目录中选择安装QuartusQuartus软件和软件和Megacore IP Megacore IP librarylibrary两项，安装光盘将自动引导完成软件的安装；两项，安装光盘将自动引导完成软件的安装；n软件安装完成之后，在软件中指定软件安装完成之后，在软件中指定A

2、lteraAltera公司的授权文件公司的授权文件License.datLicense.dat），才能正常使用），才能正常使用 。n授权文件可以在授权文件可以在AlteraAltera的网页上的网页上alteraaltera申请或者购买获得。申请或者购买获得。n安装安装AlteraAltera的硬件驱动程序。驱动程序存放在的硬件驱动程序。驱动程序存放在QuartusQuartus安安装目录下的装目录下的quartusdriversquartusdrivers文件夹中。驱动安装后才能文件夹中。驱动安装后才能将设计结果通过计算机的通信接口编程下载到目标芯片中。将设计结果通过计算机的通信接口编程下载

3、到目标芯片中。双击桌面上的 QuartusII 9.0 图标，打开QuartusII 软件。n标题栏标题栏n 标题栏中显示当前工程的路径和工程名。标题栏中显示当前工程的路径和工程名。n菜单栏菜单栏n 菜单栏主要由文件菜单栏主要由文件File）、编辑）、编辑Edit）、视图）、视图View）、工程）、工程Project）、）、资源分资源分Assignments）、操作）、操作Processing）、工具）、工具Tools）、窗口）、窗口Window和帮助和帮助Help等下拉菜单组成。等下拉菜单组成。n工具栏工具栏n 工具栏中包含了常用命令的快捷图标。工具栏中包含了常用命令的快捷图标。n资源管理窗

4、口资源管理窗口n 资源管理窗口用于显示当前工程中所有资源管理窗口用于显示当前工程中所有相关的资源文件。相关的资源文件。n工程工作区工程工作区n 当当QuartusQuartus实现不同的功能时，实现不同的功能时，此区域将打开对应的操作窗口，显示此区域将打开对应的操作窗口，显示不同的内容，进行不同的操作，如器不同的内容，进行不同的操作，如器件设置、定时约束设置、编译报告等件设置、定时约束设置、编译报告等均显示在此窗口中。均显示在此窗口中。n编译状态显示窗口编译状态显示窗口n 此窗口主要显示模块综合、布此窗口主要显示模块综合、布局布线过程及时间。局布线过程及时间。n信息显示窗口信息显示窗口n 该窗

5、口主要显示模块综合、布局布线过程中的信息，如编译中出该窗口主要显示模块综合、布局布线过程中的信息，如编译中出现的警告、错误等，同时给出警告和错误的具体原因。现的警告、错误等，同时给出警告和错误的具体原因。设计输入设计输入设计修改设计修改功能仿真功能仿真器件编程器件编程在线校验在线校验设计编译设计编译时序仿真时序仿真系统产品系统产品设计要求设计要求通用设计流程通用设计流程3.3.1 如何建项目工程如何建项目工程1.打开软件，File New Project Wizard4.4.点击点击NextNext1.1.指定工作目录指定工作目录2.2.指定项目名称，指定项目名称，可取任何其它的名，可取任何其

6、它的名，也可直接用顶层的也可直接用顶层的实体名作为工程名实体名作为工程名3.3.本项目顶层本项目顶层EntityEntity名称名称建议顶层文件名与顶层建议顶层文件名与顶层EntityEntity同名；同名；建议顶层文件名与项目名称相同建议顶层文件名与项目名称相同3.3.1 如何建项目工程如何建项目工程 由于由于Quartus II 只对项目进行编译，模拟，编程只对项目进行编译，模拟，编程而是不对单独而是不对单独的文件进行，所以要进行设计第一步就是建工程。的文件进行，所以要进行设计第一步就是建工程。对于一个设计，创建一个单独的目录，该目录的路径从根目录开对于一个设计，创建一个单独的目录，该目录

7、的路径从根目录开始都必须是英文名称，任何一级目录都不能出现中文字样，且不能包含始都必须是英文名称，任何一级目录都不能出现中文字样，且不能包含空格，否则在读文件时会发生错误。空格，否则在读文件时会发生错误。需要注意地方：需要注意地方：3.3.1 如何建项目工程如何建项目工程在对话框中单击在对话框中单击File name 右侧的右侧的“”按钮，可以将与工程相关按钮，可以将与工程相关的所有的所有verilog文件如果有的话文件如果有的话加入进此工程，此工程文件加入的加入进此工程，此工程文件加入的方法有两种：第方法有两种：第1 种方法是单击种方法是单击“Add ”按钮，从工程目录中按钮，从工程目录中选

8、出相关的选出相关的verilog文件；第文件；第2 种方种方法是单击法是单击Add All 按钮，将设定的按钮，将设定的工程目录中的所有工程目录中的所有verilog文件加入文件加入到工程文件栏中。如果还没有建立到工程文件栏中。如果还没有建立verilog文件，就直接点击文件，就直接点击“Next即可。即可。将本项目所需文件包含进来窗口将本项目所需文件包含进来窗口3.3.1 如何建项目工程如何建项目工程为本项目指定目标器件芯片）为本项目指定目标器件芯片）或具体器件或具体器件选择封装选择封装选择引脚数选择引脚数速度等级速度等级3.3.1 如何建项目工程如何建项目工程指定所需的第三方指定所需的第三

9、方EDAEDA工具工具用户可以选择所用到用户可以选择所用到的第三方工具，比如的第三方工具，比如ModleSimModleSim、SynplifySynplify等。在本例中并没有等。在本例中并没有调用第三方工具，可调用第三方工具，可以都不选。以都不选。点击点击NextNext或或FinishFinish3.3.1 如何建项目工程如何建项目工程(1)(1)输入设计文件有以下几种：输入设计文件有以下几种：3.3.2 如何输入设计文件如何输入设计文件(2)(2)、输入设计文件原理图输入法、输入设计文件原理图输入法3.3.2 如何输入设计文件如何输入设计文件(2)(2)、输入设计文件原理图输入法、输入

10、设计文件原理图输入法3.3.2 如何输入设计文件如何输入设计文件 3在图形编辑窗在图形编辑窗口中的任何一个位置双口中的任何一个位置双击鼠标，或点击图中的击鼠标，或点击图中的“符号工具按钮，或符号工具按钮，或选择菜单选择菜单Edit下的下的Insert Symbol命令命令，弹出如右图所示的元，弹出如右图所示的元件选择窗口件选择窗口Symbol 对对话框。话框。(2)(2)、输入设计文件原理图输入法、输入设计文件原理图输入法3.3.2 如何输入设计文件如何输入设计文件(2)(2)、输入设计文件原理图输入法、输入设计文件原理图输入法3.3.2 如何输入设计文件如何输入设计文件功能仿真着重考察电路在

11、理想环境下的行为和设计构想的一致性，时序仿真则在电路已经映射到特定的工艺环境后，考察器件在延时情况下对布局布线网表文件进行的一种仿真。对设计进行验证后，即可对目标器件进行编程和配置，下载设计文件到硬件中进行硬件验证。（5安排芯片管脚位置【使用FloorplanEditor】；（3编译设计文件【使用Compiler】；（2在新建话框中选择Verification/Debugging Files文件下的Vector Waveform File，点击OK按钮，则打开一个空的波形编辑器窗口，主要分为信号栏、工具栏和波形栏。分步编译跟全编译一样分为四步：3、编程Assembler）：产生多种形式的器件编

12、程映像文件，通过软件下载到目标器件当中去，菜单命令是Quartus主窗口Process菜单下StartStart Assembler；（3编译设计文件【使用Compiler】；4、仿真波形文件6 如何编程下载设计文件Quartus软件中的编译类型有全编译和分步编译两种。：修改信号的波形值，把选定区域的波形更改成原值的相反值；对于一个设计，创建一个单独的目录，该目录的路径从根目录开始都必须是英文名称，任何一级目录都不能出现中文字样，且不能包含空格，否则在读文件时会发生错误。选择Quartus主窗口的Tools菜单下的Programmer命令或点击 图标，进入器件编程和配置对话框。在上页图中，双击

13、与输入端“clk对应的“Location选项后弹出引脚列表，从中选择合适的引脚，则输入“clk的引脚锁定完毕开发板上对应PIN_23）。：在波形文件中添加注释；：在波形文件信号栏中查找信号名，可以快捷找到待观察信号；在上页图中，双击与输入端“clk对应的“Location选项后弹出引脚列表，从中选择合适的引脚，则输入“clk的引脚锁定完毕开发板上对应PIN_23）。3.3.2 如何输入设计文件如何输入设计文件优点：优点：1 1可以与传统的数字电路设计法接轨，即使用传统设计方法得到可以与传统的数字电路设计法接轨，即使用传统设计方法得到电路原理图，然后在电路原理图，然后在QuartusQuartu

14、s平台完成设计电路的输入、仿真验证和平台完成设计电路的输入、仿真验证和综合，最后下载到目标芯片中。综合，最后下载到目标芯片中。2 2）它将传统的电路设计过程的布局布线、绘制印刷电路板、电路它将传统的电路设计过程的布局布线、绘制印刷电路板、电路焊接、电路加电测试等过程取消，提高了设计效率，降低了设计成本，焊接、电路加电测试等过程取消，提高了设计效率，降低了设计成本，减轻了设计者的劳动强度。减轻了设计者的劳动强度。缺陷：缺陷：1 1原理图设计方法没有实现标准化，不同的原理图设计方法没有实现标准化，不同的EDAEDA软件中的图形处理软件中的图形处理工具对图形的设计规则、存档格式和图形编译方式都不同，

15、因此兼容性工具对图形的设计规则、存档格式和图形编译方式都不同，因此兼容性差，难以交换和管理。差，难以交换和管理。2 2由于兼容性不好，性能优秀的电路模块的移植和再利用非常困由于兼容性不好，性能优秀的电路模块的移植和再利用非常困难难以实现用户所希望的面积、速度以及不同风格的综合优化难难以实现用户所希望的面积、速度以及不同风格的综合优化 3 3原理图输入的设计方法不能实现真实意义上的自顶向下的设计原理图输入的设计方法不能实现真实意义上的自顶向下的设计方案，无法建立行为模型，从而偏离了电子设计自动化最本质的涵义。方案，无法建立行为模型，从而偏离了电子设计自动化最本质的涵义。原理图输入法优缺点：原理图

16、输入法优缺点：3.3.2 如何输入设计文件如何输入设计文件nQuartusQuartus编译器的主要任务是对设计项目进行检查并完成逻辑编译器的主要任务是对设计项目进行检查并完成逻辑综合，同时将项目最终设计结果生成器件的下载文件。编译开始综合，同时将项目最终设计结果生成器件的下载文件。编译开始前，可以先对工程的参数进行设置。前，可以先对工程的参数进行设置。nQuartusQuartus软件中的编译类型有全编译和分步编译两种。软件中的编译类型有全编译和分步编译两种。n选择选择QuartusQuartus主窗口主窗口ProcessProcess菜单下菜单下Start CompilationStart

17、 Compilation命令，命令，或者在主窗口的工具栏上直接点击图标或者在主窗口的工具栏上直接点击图标 可以进行全编译；可以进行全编译；n 全编译的过程包括分析与综合全编译的过程包括分析与综合Analysis&SynthesisAnalysis&Synthesis）、适）、适配配FitterFitter）、编程）、编程AssemblerAssembler）、时序分析）、时序分析(Classical(Classical Timing Analysis)Timing Analysis)这这4 4个环节，而这个环节，而这4 4个环节各自对应相应的菜单个环节各自对应相应的菜单命令，可以单独分步执行，

18、也就是分步编译。命令，可以单独分步执行，也就是分步编译。3.3.3 如何编译设计文件如何编译设计文件3.3.3 如何编译设计文件如何编译设计文件3.3.3 如何编译设计文件如何编译设计文件n 仿真的目的就是在软件环境下，验证电路的行为和设想仿真的目的就是在软件环境下，验证电路的行为和设想中的是否一致。中的是否一致。n FPGA/CPLD FPGA/CPLD中的仿真分为功能仿真和时序仿真。功能仿真中的仿真分为功能仿真和时序仿真。功能仿真着重考察电路在理想环境下的行为和设计构想的一致性，着重考察电路在理想环境下的行为和设计构想的一致性，时序仿真则在电路已经映射到特定的工艺环境后，考察器时序仿真则在

19、电路已经映射到特定的工艺环境后，考察器件在延时情况下对布局布线网表文件进行的一种仿真。件在延时情况下对布局布线网表文件进行的一种仿真。n仿真一般需要建立波形文件、输入信号节点、编辑输入信仿真一般需要建立波形文件、输入信号节点、编辑输入信号、波形文件的保存和运行仿真器等过程。号、波形文件的保存和运行仿真器等过程。3.3.4 如何建立仿真设计文件如何建立仿真设计文件1 1、建立波形文件、建立波形文件 波形文件用来为设计产生输入激励信号。利用波形文件用来为设计产生输入激励信号。利用QuartusIIQuartusII波形编辑器可以创建矢量波形文件波形编辑器可以创建矢量波形文件(.vwf)(.vwf)

20、创建一个新的矢量波形文件步骤如下：创建一个新的矢量波形文件步骤如下：（1 1选择选择QuartusQuartus主界面主界面FileFile菜单下的菜单下的NewNew命令命令，弹出新建对话框；，弹出新建对话框；（2 2在新建话框中选择在新建话框中选择Verification/Debugging Verification/Debugging FilesFiles文件下的文件下的Vector Waveform FileVector Waveform File，点击，点击OKOK按钮按钮，则打开一个空的波形编辑器窗口，主要分为信号栏，则打开一个空的波形编辑器窗口，主要分为信号栏、工具栏和波形栏、工

21、具栏和波形栏 。3.3.4 如何建立仿真设计文件如何建立仿真设计文件1 1、建立波形文件、建立波形文件 3.3.4 如何建立仿真设计文件如何建立仿真设计文件波形编辑器窗口波形编辑器窗口2 2、输入信号节点、输入信号节点 （1 1）在波形编辑方式在波形编辑方式下，执行下，执行EditEdit菜单中的菜单中的Insert Node or BusInsert Node or Bus命令，命令，或者在波形编辑器左边或者在波形编辑器左边NameName列的空白处点击鼠标右键，列的空白处点击鼠标右键，弹出的弹出的Insert Nodeor BusInsert Nodeor Bus对话框，或者在波形编辑器对

22、话框，或者在波形编辑器左边左边NameName列的空白处双击左列的空白处双击左键，弹出的键，弹出的Insert Nodeor Insert Nodeor BusBus对话框。对话框。3.3.4 如何建立仿真设计文件如何建立仿真设计文件输出进制选择输出进制选择2 2、输入信号节点、输入信号节点（2 2点击点击Insert Nodeor BusInsert Nodeor Bus对话框中的对话框中的Node FinderNode Finder按钮按钮，弹出，弹出Node FinderNode Finder窗口，在此窗口中添加信号节点。窗口，在此窗口中添加信号节点。3.3.4 如何建立仿真设计文件如何

23、建立仿真设计文件第一步第一步找到设计文件找到设计文件第二步第二步点击引脚列表点击引脚列表第三步第三步选中仿真引脚选中仿真引脚添加一个选拔中信号添加一个选拔中信号添加全部信号添加全部信号删除一个选中信号删除一个选中信号删除已添加的全部信号删除已添加的全部信号 3 3、编辑输入信号、编辑输入信号 编辑输入信号是指在波形编辑器中指定输入节点的编辑输入信号是指在波形编辑器中指定输入节点的逻辑电平变化，编辑输入节点的波形。逻辑电平变化，编辑输入节点的波形。在仿真编辑窗口的工具栏中列出了各种功能选择按钮在仿真编辑窗口的工具栏中列出了各种功能选择按钮，主要用于绘制、编辑波形，给输入信号赋值。，主要用于绘制、

24、编辑波形，给输入信号赋值。具体功能具体功能如下如下:：在波形文件中添加注释；：在波形文件中添加注释；：修改信号的波形值，把选定区域的波形更改成原值：修改信号的波形值，把选定区域的波形更改成原值的相反值；的相反值；：全屏显示波形文件；：全屏显示波形文件；：放大、缩小波形；：放大、缩小波形；：在波形文件信号栏中查找信号名，可以快捷找到待：在波形文件信号栏中查找信号名，可以快捷找到待观察信号；观察信号；：将某个波形替换为另一个波形；：将某个波形替换为另一个波形；3.3.4 如何建立仿真设计文件如何建立仿真设计文件 ：给选定信号赋原值的反值；：给选定信号赋原值的反值；：输入任意固定的值；：输入任意固定

25、的值；：输入随机值：输入随机值 ：U U给选定的信号赋值，给选定的信号赋值，X X表示不定态，表示不定态，0 0表示赋表示赋0,10,1表示赋表示赋1 1，Z Z表示高阻态，表示高阻态，W W表示弱信号，表示弱信号，L L表示低电表示低电平，平，H H表示高电平，表示高电平，DCDC表示不赋值。表示不赋值。3.3.4 如何建立仿真设计文件如何建立仿真设计文件：给信号赋计数值：给信号赋计数值 ，先选中需要赋值的信号，然后鼠标右键点，先选中需要赋值的信号，然后鼠标右键点击此图标弹出如下图所示的击此图标弹出如下图所示的Count ValueCount Value对话框，然后赋值。对话框，然后赋值。C

26、ount Value对话框的对话框的Counting页页Count Value对话框的对话框的Timing页页3.3.4 如何建立仿真设计文件如何建立仿真设计文件4 4、仿真波形文件、仿真波形文件 Quartus Quartus软件中默认的是时序仿真，如果进行功能仿软件中默认的是时序仿真，如果进行功能仿真则需要先对仿真进行设置，步骤如下：真则需要先对仿真进行设置，步骤如下：（1 1选择选择QuartusQuartus主窗口主窗口AssignmentsAssignments菜单下的菜单下的SettingsSettings命令，可以进入参数设置页面，如下图所示，命令，可以进入参数设置页面，如下图所

27、示，然后单击然后单击Simulation Settings Simulation Settings，在右边的对话框中的，在右边的对话框中的Simulation modeSimulation mode中选择中选择“Function”“Function”；3.3.4 如何建立仿真设计文件如何建立仿真设计文件4 4、仿真波形文件、仿真波形文件 （2 2选择选择QuartusQuartus主窗口主窗口ProcessingProcessing菜单下的菜单下的Generate Functional Simulation NetlistGenerate Functional Simulation Netli

28、st命令，生成功命令，生成功能仿真网表文件；能仿真网表文件；（3 3选择选择QuartusQuartus主窗口主窗口ProcessingProcessing菜单下的菜单下的Start Start SimulationSimulation进行功能仿真。进行功能仿真。功能仿真满足要求后，还要对设计进行时序仿真，时序仿真功能仿真满足要求后，还要对设计进行时序仿真，时序仿真可以在编译后直接进行，但是要将上图中的可以在编译后直接进行，但是要将上图中的Simulation Simulation modemode中设置为中设置为Timing”Timing”，设置好以后直接选择，设置好以后直接选择Start

29、Start SimulationSimulation命令，执行时序仿真。命令，执行时序仿真。3.3.4 如何建立仿真设计文件如何建立仿真设计文件3.3.5 如何引脚锁定如何引脚锁定引脚锁定是为了对所设引脚锁定是为了对所设计的工程进行硬件测试计的工程进行硬件测试，将输入，将输入/输出信号锁定输出信号锁定在器件的某些引脚上。在器件的某些引脚上。单击单击“Assigments“Assigments菜菜单下的单下的“Pins“Pins命令，命令，在弹出的对话框如右图在弹出的对话框如右图所示，在下方的列表中所示，在下方的列表中列出了本项目所有的输列出了本项目所有的输入入/输出引脚名。输出引脚名。3.3.

30、5 如何引脚锁定如何引脚锁定引脚锁定是为了对所设计的工程进行硬件测试，将输入引脚锁定是为了对所设计的工程进行硬件测试，将输入/输出信号锁输出信号锁定在器件的某些引脚上。单击定在器件的某些引脚上。单击“Assigments“Assigments菜单下的菜单下的“Pins“Pins命令命令，在弹出的对话框如下图所示，在下方的列表中列出了本项目所有的，在弹出的对话框如下图所示，在下方的列表中列出了本项目所有的输入输入/输出引脚名。输出引脚名。3.3.5 如何引脚锁定如何引脚锁定在上页图中，双击与输入端在上页图中，双击与输入端“clk“clk对应的对应的“Location“Location选项后弹出选

31、项后弹出引脚列表，从中选择合适的引脚，则输入引脚列表，从中选择合适的引脚，则输入“clk“clk的引脚锁定完毕的引脚锁定完毕开发板上对应开发板上对应PIN_23PIN_23）。同理完成其它引脚的锁定，如下图所示。）。同理完成其它引脚的锁定，如下图所示。n对设计进行验证后，即可对目标器件进行编程和配置，对设计进行验证后，即可对目标器件进行编程和配置，下载设计文件到硬件中进行硬件验证。下载设计文件到硬件中进行硬件验证。n Quartus Quartus编程器编程器ProgrammerProgrammer最常用的编程模式是最常用的编程模式是JTAGJTAG模式和主动串行编程模式模式和主动串行编程模式

32、ASAS。n JTAG JTAG模式主要用在调试阶段，主动串行编程模式用于模式主要用在调试阶段，主动串行编程模式用于板级调试无误后将用户程序固化在串行配置芯片板级调试无误后将用户程序固化在串行配置芯片EPCSEPCS中。中。3.3.6 如何编程下载设计文件如何编程下载设计文件1 1、JTAGJTAG编程下载模式编程下载模式 此方式的操作步骤主要分为此方式的操作步骤主要分为3 3步：步：选择选择QuartusQuartus主窗口的主窗口的ToolsTools菜单下的菜单下的ProgrammerProgrammer命令或点击命令或点击 图标，图标，进入器件编程和配置对话框。如果此对话框中的进入器件

33、编程和配置对话框。如果此对话框中的Hardware SetupHardware Setup后为后为 “No Hardware”“No Hardware”，则需要选择编程的硬件。点击，则需要选择编程的硬件。点击Hardware SetupHardware Setup，进入进入Hardware SetupHardware Setup对话框，下页图所示，在此添加硬件设备。对话框，下页图所示，在此添加硬件设备。配置编程硬件后，选择下载模式，在配置编程硬件后，选择下载模式，在ModeMode中指定的编程模式为中指定的编程模式为JTAGJTAG模式；模式；确定编程模式后，单击确定编程模式后，单击 添加相应

34、的添加相应的counter.sofcounter.sof编程文件，编程文件，选中选中counter.sofcounter.sof文件后的文件后的Program/ConfigureProgram/Configure选项，然后点击选项，然后点击 图标下载设计文件到器件中，图标下载设计文件到器件中，ProcessProcess进度条中显示编程进度，编程进度条中显示编程进度，编程下载完成后就可以进行目标芯片的硬件验证了。下载完成后就可以进行目标芯片的硬件验证了。3.3.6 如何编程下载设计文件如何编程下载设计文件3.3.6 如何编程下载设计文件如何编程下载设计文件1 1、JTAGJTAG编程下载模式编

35、程下载模式选择硬件选择硬件选择下载模式选择下载模式下载文件下载文件删除文件删除文件删除文件删除文件添加目标芯片添加目标芯片选中此方框选中此方框：给信号赋计数值，先选中需要赋值的信号，然后鼠标右键点击此图标弹出如下图所示的Count Value对话框，然后赋值。（5安排芯片管脚位置【使用FloorplanEditor】；：在波形文件中添加注释；标题栏中显示当前工程的路径和工程名。安装Altera的硬件驱动程序。分步编译跟全编译一样分为四步：pof编程文件，选中文件后的Program/Configure、Verify和Blank Check项，单击图标Quartus软件中的编译类型有全编译和分步编

36、译两种。对于一个设计，创建一个单独的目录，该目录的路径从根目录开始都必须是英文名称，任何一级目录都不能出现中文字样，且不能包含空格，否则在读文件时会发生错误。在上页图中，双击与输入端“clk对应的“Location选项后弹出引脚列表，从中选择合适的引脚，则输入“clk的引脚锁定完毕开发板上对应PIN_23）。波形文件用来为设计产生输入激励信号。pof编程文件，选中文件后的Program/Configure、Verify和Blank Check项，单击图标对设计进行验证后，即可对目标器件进行编程和配置，下载设计文件到硬件中进行硬件验证。3原理图输入的设计方法不能实现真实意义上的自顶向下的设计方案

37、，无法建立行为模型，从而偏离了电子设计自动化最本质的涵义。AS主动串行编程式的操作步骤如下：AS AS主动串行编程主动串行编程式的操作步骤如式的操作步骤如下：下：（1 1选择选择QuartusQuartus主窗主窗口口AssignmentsAssignments菜单下菜单下DeviceDevice命命令，进入令，进入 Settings Settings对话框对话框的的 Device Device页面页面进行设置，见下进行设置，见下页图所示。页图所示。（2 2选择选择QuartusQuartus主窗主窗口的口的ToolsTools菜单菜单下的下的ProgrammerProgrammer命 令 或

38、 点 击 图命 令 或 点 击 图标标 ，进入器，进入器件编程和配置对件编程和配置对话框，添加硬件，话框，添加硬件，选择编程模式为选择编程模式为Active Serial Active Serial ProgramProgram；（3 3单击单击 添 加 相 应 的添 加 相 应 的counter.pofcounter.pof编编程文件，选中文程文件，选中文件后的件后的Program/ConfigProgram/Configureure、VerifyVerify和和Blank CheckBlank Check项，项，单击图标单击图标 下载设计下载设计文件到器件中，文件到器件中，ProcessP

39、rocess进度条进度条中显示编程进度。中显示编程进度。下载完成后程序下载完成后程序固化在固化在EPCSEPCS中，中，开 发 板 上 电 后开 发 板 上 电 后EPCSEPCS将自动完成将自动完成对目标芯片的配对目标芯片的配置，无须再从计置，无须再从计算机上下载程序。算机上下载程序。2 2、ASAS主动串行编程模式主动串行编程模式3.3.6 如何编程下载设计文件如何编程下载设计文件3.3.6 如何编程下载设计文件如何编程下载设计文件选择硬件选择硬件选择下载模式选择下载模式下载文件下载文件删除文件删除文件删除文件删除文件添加目标芯片添加目标芯片选中这些方框选中这些方框2 2、ASAS主动串行

40、编程模式主动串行编程模式n按照一般编程逻辑设计的步骤，利用按照一般编程逻辑设计的步骤，利用Quartus9.0Quartus9.0软件进行软件进行开发主要包含以下几个步骤：开发主要包含以下几个步骤：n （1 1建项目工程；建项目工程；n （2 2输入设计文件编写输入设计文件编写verilogverilog程序或原理图文件等）程序或原理图文件等）【使用【使用Text EditorText Editor】；】；n （3 3编译设计文件【使用编译设计文件【使用CompilerCompiler】；】；n （4 4仿真设计文件【使用仿真设计文件【使用Waveform ditor,SimulatorWaveform ditor,Simulator】；】；n （5 5安排芯片管脚位置【使用安排芯片管脚位置【使用FloorplanEditorFloorplanEditor】；】；n （6 6编程下载设计文件至目标芯片【使用编程下载设计文件至目标芯片【使用ProgrammerProgrammer】。本章小结本章小结