锁存器和触发器课件.ppt
- 【下载声明】
1. 本站全部试题类文档,若标题没写含答案,则无答案;标题注明含答案的文档,主观题也可能无答案。请谨慎下单,一旦售出,不予退换。
2. 本站全部PPT文档均不含视频和音频,PPT中出现的音频或视频标识(或文字)仅表示流程,实际无音频或视频文件。请谨慎下单,一旦售出,不予退换。
3. 本页资料《锁存器和触发器课件.ppt》由用户(晟晟文业)主动上传,其收益全归该用户。163文库仅提供信息存储空间,仅对该用户上传内容的表现方式做保护处理,对上传内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(点击联系客服),我们立即给予删除!
4. 请根据预览情况,自愿下载本文。本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
5. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007及以上版本和PDF阅读器,压缩文件请下载最新的WinRAR软件解压。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 锁存器 触发器 课件
- 资源描述:
-
1、15 锁存器和触发器锁存器和触发器5.1 双稳态存储单元电路双稳态存储单元电路5.2 锁存器锁存器5.3 触发器的电路结构和工作原理触发器的电路结构和工作原理5.4 触发器的逻辑功能触发器的逻辑功能2本章学习基本要求本章学习基本要求1、掌握锁存器、触发器的电路结构和工作原理;、掌握锁存器、触发器的电路结构和工作原理;2、熟练掌握、熟练掌握SR触发器、触发器、JK触发器、触发器、D触发器及触发器及T 触发器的逻辑功能;触发器的逻辑功能;3、正确理解锁存器、触发器的动态特性。、正确理解锁存器、触发器的动态特性。3 时序逻辑电路时序逻辑电路:锁存器和触发器锁存器和触发器是构成时序逻辑电路的基本逻辑单
2、元是构成时序逻辑电路的基本逻辑单元 。结构特征结构特征:由组合逻辑电路和由组合逻辑电路和存储电路存储电路组成组成,电路中存在反馈。电路中存在反馈。工作特征:工作特征:时序逻辑电路的工作特点是时序逻辑电路的工作特点是任意时刻的输出状态不任意时刻的输出状态不仅与当前的输入信号有关,而且与此前电路的状态有关。仅与当前的输入信号有关,而且与此前电路的状态有关。4 1 Q Q 1 G1 G2 反馈反馈5.1.2 双稳态存储单元电路双稳态存储单元电路 Q端的状态定义为电路输出状态。端的状态定义为电路输出状态。电路有两个互补的输出端电路有两个互补的输出端1.电路结构电路结构 52、数字逻辑分析、数字逻辑分析
3、电路具有电路具有记忆记忆1 1位二进制数据的功能位二进制数据的功能。如如 Q=1如如 Q=0 1 1 Q Q G1 G2 VO1 VO2 VI1 VI2 1001 1 1 Q Q G1 G2 VO1 VO2 VI1 VI2 011065.2.1 SR 锁存器锁存器5.2 锁存器锁存器5.2.1 D 锁存器锁存器75.2.1 SR 锁存器锁存器5.2 锁存器锁存器 1 1 Q Q R G1 G2 1 1 S 1.1.基本基本SR锁存器锁存器初态初态:R、S信号作用前信号作用前Q端的端的状态,状态,用用Q n表示。表示。次态次态:R、S信号作用后信号作用后Q端的端的状态状态,用用Q n+1表示。表
4、示。891)工作原理工作原理R=0、S=0状态不变状态不变0 00 0若初态若初态 Q n=11 10 01 1 1 1 Q Q R G1 G2 1 1 S 若初态若初态 Q n=00 01 10 00 00 0 1 1 Q Q R G1 G2 1 1 S 10无论初态无论初态Q n为为0或或1,锁存器的次态为为,锁存器的次态为为1态。态。信号消失信号消失后新的状态将被记忆下来。后新的状态将被记忆下来。S 1 Q Q 1 R G1 G2 0 01 1若若初态初态 Q n=11 10 01 1 S 1 Q Q 1 R G1 G2 若初态若初态 Q n=00 01 10 00 01 10 0R=0
5、、S=1置置111无论初态无论初态Q n为为0或或1,锁存器的次态为,锁存器的次态为0态。态。信号消失后信号消失后新的状态将被记忆下来。新的状态将被记忆下来。S 1 Q Q 1 R G1 G2 1 10 0若若初态初态 Q n=11 11 10 0若初态若初态 Q n=0 S 1 Q Q 1 R G1 G2 1 10 00 01 10 01 1R=1、S=0置置012 S 1 Q Q 1 R G1 G2 1 11 10 00 0S=1、R=1无论初态无论初态Q n为为0或或1,触发器的次态,触发器的次态 、都为都为0 。nQnQ状态不确定状态不确定约束条件约束条件:SR:SR=0 0当当S、R
6、 同时回到同时回到0时,由于两个与非时,由于两个与非门的延迟时间无法确定,使得锁存器门的延迟时间无法确定,使得锁存器最终稳定状态也不能确定。最终稳定状态也不能确定。触发器的输出既不是触发器的输出既不是0态,也不是态,也不是1态态133)工作波形工作波形 S R Q Q 置置 1 置置 0 14 S&Q Q&R G1 G2 反馈反馈输入端输入端输出端输出端由两个与非门组成由两个与非门组成1.电路结构与逻辑符号电路结构与逻辑符号 锁存器由逻辑门加反馈电路构成,电路有锁存器由逻辑门加反馈电路构成,电路有两个互补两个互补的的 输出端输出端Q和和 ,其中其中Q的状态称为锁存器的状态。的状态称为锁存器的状
7、态。Q用与非门构成的基本用与非门构成的基本SR锁存器锁存器 S Q Q R R S 国标逻辑符号国标逻辑符号15 2、工作原理、工作原理 S&Q Q&R G1 G2 1)无有效电平输入(无有效电平输入(S=R=1)时,锁存器保持稳定状态不变)时,锁存器保持稳定状态不变 1 11 1 S&Q Q&R G1 G2 若初态若初态Qn=1若初态若初态 Qn=01 10 01 10 01 10 01 11 116 S&Q Q&R G1 G2 2)在有效电平作用下(在有效电平作用下(S=0、R=1),无论初态,无论初态Q n为为0或或1,锁存器都会转变为锁存器都会转变为1态。态。0 01 1 S&Q Q&
展开阅读全文