ASIC设计复习解析课件.ppt
- 【下载声明】
1. 本站全部试题类文档,若标题没写含答案,则无答案;标题注明含答案的文档,主观题也可能无答案。请谨慎下单,一旦售出,不予退换。
2. 本站全部PPT文档均不含视频和音频,PPT中出现的音频或视频标识(或文字)仅表示流程,实际无音频或视频文件。请谨慎下单,一旦售出,不予退换。
3. 本页资料《ASIC设计复习解析课件.ppt》由用户(晟晟文业)主动上传,其收益全归该用户。163文库仅提供信息存储空间,仅对该用户上传内容的表现方式做保护处理,对上传内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(点击联系客服),我们立即给予删除!
4. 请根据预览情况,自愿下载本文。本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
5. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007及以上版本和PDF阅读器,压缩文件请下载最新的WinRAR软件解压。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- ASIC 设计 复习 解析 课件
- 资源描述:
-
1、一一.需掌握的概念需掌握的概念1.Bottom-up(自底向上)(自底向上)自工艺开始,先进行单元设计,然后逐步向上进行功能块、子系统设自工艺开始,先进行单元设计,然后逐步向上进行功能块、子系统设计,直至最终完成整个系统设计。计,直至最终完成整个系统设计。2.Top-down(自顶向下)(自顶向下)首先进行行为设计,其次进行结构设计、把各子单元转换成逻辑图或电首先进行行为设计,其次进行结构设计、把各子单元转换成逻辑图或电路图,最后将电路图转换成版图。路图,最后将电路图转换成版图。3.Integration Level(集成度)(集成度)是以一个芯片所包含的元件是以一个芯片所包含的元件(晶体管或
2、门晶体管或门/数数)来衡量。是为了提高集来衡量。是为了提高集成度采取了增大芯片面积、缩小器件特征尺寸、改进电路及结构设计等成度采取了增大芯片面积、缩小器件特征尺寸、改进电路及结构设计等措施。从电子系统的角度来看,集成度的提高使措施。从电子系统的角度来看,集成度的提高使IC进入系统集成或片上进入系统集成或片上系统系统(SoC)的时代的时代4.Feature Size(特征尺寸特征尺寸)特征尺寸定义为器件中最小线条宽度特征尺寸定义为器件中最小线条宽度(对对MOS器件而言,通常指器器件而言,通常指器件件栅电极所决定的沟道几何长度栅电极所决定的沟道几何长度),也可定义为最小线条宽度与线条间距之,也可定
3、义为最小线条宽度与线条间距之和的一半。减小特征尺寸是提高集成度、改进器件性能的关键。特征尺和的一半。减小特征尺寸是提高集成度、改进器件性能的关键。特征尺寸的减小主要取决于光刻技术的改进寸的减小主要取决于光刻技术的改进5.芯片面积芯片面积(Chip Area)随着集成度的提高,每芯片所包含的晶体管数不断增多,平均芯片面随着集成度的提高,每芯片所包含的晶体管数不断增多,平均芯片面积也随之增大。芯片面积的增大也带来一系列新的问题。如大芯片封装技积也随之增大。芯片面积的增大也带来一系列新的问题。如大芯片封装技术、成品率以及由于每个大圆片所含芯片数减少而引起的生产效率降低等。术、成品率以及由于每个大圆片
4、所含芯片数减少而引起的生产效率降低等。但后一问题可通过增大晶片直径来解决。但后一问题可通过增大晶片直径来解决。6.设计规则检查中的设计规则检查中的基本定义:基本定义:d1d1内间距:距离落于本图形内部内间距:距离落于本图形内部 d2d2外间距:距离落于有关图形外部外间距:距离落于有关图形外部(同一图形和不同图形同一图形和不同图形)d3 d3内外距:距离落于一个图形内部和另一个图形外部内外距:距离落于一个图形内部和另一个图形外部 d4d4内内距:距离落于两个不同层图形内部内内距:距离落于两个不同层图形内部7.DRC DRC(设计规则检查(设计规则检查 )包括最小线宽、最小图形间距、最小接触孔尺寸
5、、栅和源漏区的最包括最小线宽、最小图形间距、最小接触孔尺寸、栅和源漏区的最小交叠等。小交叠等。8.ERC(电气规则验证)(电气规则验证)检测有没有电路意义的连接错误,如短路、开路、孤立布线、非法检测有没有电路意义的连接错误,如短路、开路、孤立布线、非法器件等,介于设计规则与行为级分析之间,不涉及电路行为。器件等,介于设计规则与行为级分析之间,不涉及电路行为。9.设计规则设计规则(规整格式规整格式):把绝大多数尺寸规定为某一特征尺寸把绝大多数尺寸规定为某一特征尺寸“”的某个倍数。给出一个的某个倍数。给出一个最小单最小单位位,几何设计规则中的其他所有数据都以,几何设计规则中的其他所有数据都以的倍数
6、表示的倍数表示10.逆向设计描述逆向设计描述 又称解剖分析,即对实际芯片进行腐蚀、照相,从得到的版图进行逻又称解剖分析,即对实际芯片进行腐蚀、照相,从得到的版图进行逻辑提取,进而分析其基本功能及原理以期获得原设计思想。辑提取,进而分析其基本功能及原理以期获得原设计思想。(1)样品分析与测试样品分析与测试 (2)解剖管芯解剖管芯 (3)管芯平面图的获得管芯平面图的获得(4)(5)电路图提取电路图提取 (6)电路仿真电路仿真(7)转入正向设计中的版图阶段转入正向设计中的版图阶段11.DRC中的几种规则:中的几种规则:(a)Width:最小线宽最小线宽 (b)Exact Width:精确宽度精确宽度
7、(c)Space1:同层最小间距同层最小间距(d)Space11:不同层最小间距不同层最小间距(e)Space21:两个不同层的交集与第三层的最小间距两个不同层的交集与第三层的最小间距(f)Surround:某层被另一层四周包含时每边环绕间距某层被另一层四周包含时每边环绕间距12.12.Hard coreHard core(硬硬IPIP,也称硬核,也称硬核)是针对某一工艺完成的版图设计,并经过后仿真和投片验证。硬核已完是针对某一工艺完成的版图设计,并经过后仿真和投片验证。硬核已完成了全部的前端和后端设计,制造也已确定。它的特点是灵活性最小,成了全部的前端和后端设计,制造也已确定。它的特点是灵活
8、性最小,知识产权的保护比较简单。知识产权的保护比较简单。13.13.Soft coreSoft core(软软IPIP,也称软核,也称软核)是包括逻辑描述是包括逻辑描述(RTL(RTL和门级和门级VerilogVerilog HDL HDL或或VHDLVHDL代码代码)、网表和不能物理、网表和不能物理实现的用于测试的文档方式存在的实现的用于测试的文档方式存在的IPIP,是一段可综合的高级语言(用,是一段可综合的高级语言(用C C语言或硬件描述语言完成)源程序,用于功能仿真。语言或硬件描述语言完成)源程序,用于功能仿真。14.14.Firm CoreFirm Core(固核固核)通常是以仿真后的
9、完整通常是以仿真后的完整RTL代码和对具体工艺的网表混合描述的形式,代码和对具体工艺的网表混合描述的形式,提供给系统设计者。因此提供给系统设计者。因此IP模块提供者的知识产权不易保护,系统设计者模块提供者的知识产权不易保护,系统设计者可以根据特殊需要对可以根据特殊需要对IP模块进行改动,因此系统设计者乐于接受固件模块进行改动,因此系统设计者乐于接受固件IP模模块。固核是一种介于软核和硬核之间的块。固核是一种介于软核和硬核之间的IP,通常以,通常以RTL代码和对应具体工代码和对应具体工艺网表的混合形式提供。艺网表的混合形式提供。15.Macro:宏,宏单元:宏,宏单元 16.Block:模块,块
10、:模块,块 17.SOI/CMOS电路电路 利用绝缘衬底的硅薄膜利用绝缘衬底的硅薄膜(Silicon on Insulator)制制CMOS电路,能彻电路,能彻底消除体硅底消除体硅CMOS电路中的寄生可控硅结构电路中的寄生可控硅结构18.DIP:双列直插式封装双列直插式封装19.ZIP:单边交错单边交错直插式封装直插式封装20.PGA:针栅阵列式针栅阵列式封装封装21.可测性设计可测性设计DFT:(design for testability)是要在原有的设计中加一些是要在原有的设计中加一些额外的电路模块来实现自动测试。额外的电路模块来实现自动测试。22.内建自测试内建自测试BIST(buil
11、t in self-test):一种可测性设计:一种可测性设计(DFT)技术技术,在此在此技术中测试技术中测试(测试产生与测试应用测试产生与测试应用)是通过内建的硬件功能完成的。是通过内建的硬件功能完成的。23.故障模型故障模型:用一个固定用一个固定0(s-a-0)或固定或固定1(s-a-1)来模仿一个故障门的输入来模仿一个故障门的输入24.桥接故障桥接故障:指由于发生了不应有的信号线连接而导致的逻辑错误。对于电指由于发生了不应有的信号线连接而导致的逻辑错误。对于电源和地线的连接错误将导致固定型故障源和地线的连接错误将导致固定型故障,一般一般的桥接故障是除了对电源和的桥接故障是除了对电源和地短
12、接以外的连接性错误地短接以外的连接性错误25.内建逻辑模块观测器内建逻辑模块观测器BILBO:(built-in logic-block observer)。在测试。在测试模式下,它可以自动地实现测试,并给出一个二进制的输出信号,如果所模式下,它可以自动地实现测试,并给出一个二进制的输出信号,如果所有的电路功能正确,输出为正确值,否则为错误值有的电路功能正确,输出为正确值,否则为错误值 二二.需要掌握的原理需要掌握的原理1.SoC芯片设计的主要特点有以下几项:芯片设计的主要特点有以下几项:芯片的软件设计与硬件设计同步进行;芯片的软件设计与硬件设计同步进行;各模块的综合与验证同步进行;各模块的综
13、合与验证同步进行;在综合阶段考虑芯片的布局布线;在综合阶段考虑芯片的布局布线;只在没有可利用的硬模块或软宏模块的情况下重新设计模块。只在没有可利用的硬模块或软宏模块的情况下重新设计模块。2.主要的主要的IP提供商:提供商:ARM,Synopsys,ARM Artisan,MIPS,Mentor.3.3.硬硬IPIP的优势:的优势:硬硬IP是是IP的设计在布局布线后,经过了详细的功优验证与测试过程。部的设计在布局布线后,经过了详细的功优验证与测试过程。部分分IP还经过了投片验证与测试,所以还经过了投片验证与测试,所以IP的功能有非常可靠的保证。的功能有非常可靠的保证。一一般在设计芯片时,般在设计
14、芯片时,大约大约60-70的时间,花费在芯片设计的功能与时序的时间,花费在芯片设计的功能与时序验证上。所以应用硬验证上。所以应用硬IP进行设计可以显著地节省设计时间。进行设计可以显著地节省设计时间。4.应用硬应用硬IP进行设计的缺陷:进行设计的缺陷:a.严重依赖设计时所参照的加工工艺。当设计工艺改变时,硬严重依赖设计时所参照的加工工艺。当设计工艺改变时,硬IP的适应性的适应性非常差。非常差。b.芯片的面积会较大。芯片的面积会较大。硬硬IP的版图的版图必须作为模块直接安放在芯片版图中,必须作为模块直接安放在芯片版图中,而基于模块的设计所得到的芯片面积,通常比将模块打碎后,进行布而基于模块的设计所
15、得到的芯片面积,通常比将模块打碎后,进行布局布线得到的芯片面积大。局布线得到的芯片面积大。c.硬硬IP的设计是完全无法更改的,因此其应用范围也受到了一定的限制。的设计是完全无法更改的,因此其应用范围也受到了一定的限制。5.SoC芯片的系统设计流程包括以下五个步骤。芯片的系统设计流程包括以下五个步骤。(1)系统规范:芯片的功能要求、性能要求,芯片的成本与芯片的设计时系统规范:芯片的功能要求、性能要求,芯片的成本与芯片的设计时间,并建立系统的预备规范。间,并建立系统的预备规范。(2)模型细化与测试:建立可执行系统描述的验证环境,验证系统描述的模型细化与测试:建立可执行系统描述的验证环境,验证系统描
16、述的功能并进行算法的性能评价。功能并进行算法的性能评价。(3)系统的软硬件划分:确定哪部分运算由软件实现,哪部分运算由硬件系统的软硬件划分:确定哪部分运算由软件实现,哪部分运算由硬件实现实现.确定软硬件间的接口,设计两者间的通信协议。确定软硬件间的接口,设计两者间的通信协议。(4)模块定义:将硬件功能划分为不同的宏模块,各模块的功能由模块定义:将硬件功能划分为不同的宏模块,各模块的功能由IP实现实现或需重新设计。或需重新设计。(5)系统功能模型与软硬件混合模拟:建立一个硬件行为模型与软件模系统功能模型与软硬件混合模拟:建立一个硬件行为模型与软件模型,建立一个可靠的硬件与软件的可执行功能描述,验
17、证后续设计工作型,建立一个可靠的硬件与软件的可执行功能描述,验证后续设计工作的结果。的结果。6.SoC的优点的优点降降 低低 功功 耗耗:SoC中的大量信号在片内传输中的大量信号在片内传输 减少系统体积:减少系统体积:把把PCB上的多个芯片集成到一个芯片上上的多个芯片集成到一个芯片上 提提 高高 速速 度度:芯片内部信号传输距离短:芯片内部信号传输距离短 节节 省省 成成 本:本:IP的复用可以在一定程度上降低成本的复用可以在一定程度上降低成本 丰富系统功能:丰富系统功能:SoC内部可以集成更多的功能元件和模块内部可以集成更多的功能元件和模块7.可重用设计可重用设计面向一般性问题设计面向一般性
18、问题设计 面向多种工艺设计面向多种工艺设计 面向多种仿真器设计面向多种仿真器设计 面向标准接口设计面向标准接口设计 提供独立的验证提供独立的验证 验证要达到高度可信验证要达到高度可信 对于对于IP核的应用和限制给予全面说明核的应用和限制给予全面说明8.8.嵌入式嵌入式IPIP核核:指可编程指可编程IPIP模块,主要是模块,主要是CPUCPU与与DSPDSP,通用模块则包括存储器、存储控制,通用模块则包括存储器、存储控制器,通用接口电路,通用功能模块等。器,通用接口电路,通用功能模块等。9.SoC芯片设计的技术优势芯片设计的技术优势(1)芯片的工作速度芯片的工作速度SoC芯片中可以集成大量的存储
展开阅读全文