电子技术基础(数字部分)总复习概要课件.ppt
- 【下载声明】
1. 本站全部试题类文档,若标题没写含答案,则无答案;标题注明含答案的文档,主观题也可能无答案。请谨慎下单,一旦售出,不予退换。
2. 本站全部PPT文档均不含视频和音频,PPT中出现的音频或视频标识(或文字)仅表示流程,实际无音频或视频文件。请谨慎下单,一旦售出,不予退换。
3. 本页资料《电子技术基础(数字部分)总复习概要课件.ppt》由用户(晟晟文业)主动上传,其收益全归该用户。163文库仅提供信息存储空间,仅对该用户上传内容的表现方式做保护处理,对上传内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(点击联系客服),我们立即给予删除!
4. 请根据预览情况,自愿下载本文。本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
5. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007及以上版本和PDF阅读器,压缩文件请下载最新的WinRAR软件解压。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 电子技术 基础 数字 部分 复习 概要 课件
- 资源描述:
-
1、1河北工程大学 信电学院数字电子技术数字电子技术2022-10-2512河北工程大学 信电学院数字电子技术数字电子技术2022-10-252一、不同进制的计算及转换一、不同进制的计算及转换1、二进制(、二进制(Binary)-逢二进一逢二进一数码:数码:0,1位权:位权:i2(1)二)二-十转换:十转换:将二进制数按位权展开后相加将二进制数按位权展开后相加2)11.101(210122121212021 10)75.5(25.05 .014 (2 2)十)十-二转换二转换:整数的转换整数的转换-连除法连除法除基数除基数 得余数得余数 作系数作系数从低位到高位从低位到高位数字逻辑基础数字逻辑基础
2、3河北工程大学 信电学院数字电子技术数字电子技术2022-10-2532、十六进制、十六进制(Hexadecimal)-逢十六进一逢十六进一数码:数码:0 9,A(10),B(11),C(12),D(13),E(14),F(15)位权:位权:i 16(1)二)二-十六转换:十六转换:每每 4 位二进制数相当一位位二进制数相当一位 16 进制数进制数(2)十六)十六-二转换:二转换:每位每位 16 进制数换为相应的进制数换为相应的 4 位二进制数位二进制数)()1 0 0 .0 1 1 0 1 1 0 1 1 (162 2 .6 B 10000216)()6 C.AF 8 (0 0 0 11 1
3、 1 1.0 1 0 10 0 1 10 1 1 04河北工程大学 信电学院数字电子技术数字电子技术2022-10-2543、8421BCD码码=(01111000111B=7 1 D0001)8421BCD5河北工程大学 信电学院数字电子技术数字电子技术2022-10-255三、逻辑代数三、逻辑代数v加运算加运算:0+0=0 ,0+1=1,1+0=1,1+1=1v乘运算乘运算:00=0 01=0 10=0 11=1v非运算非运算:0,1,00 AAAAAAAA1,11,0AAAAAAAA1001 AA 1、基本定律、基本定律6河北工程大学 信电学院数字电子技术数字电子技术2022-10-25
4、62、常用化简公式、常用化简公式(1)A+AB=AA(A+B)=A(2)(3)BABAA (4)CAABBCCAAB (5)德德 摩根摩根(De Morgan)定理:定理:BABABABA 7河北工程大学 信电学院数字电子技术数字电子技术2022-10-2573、逻辑函数的化简形式逻辑函数的化简形式BCCAABY 最简最简与或式与或式CAAB 最简最简与非与非-与非式与非式核心核心乘积项(与项)的个数最少;变量的个数最少。标准与或式,标准与非标准与或式,标准与非-与非式如何变换呢?与非式如何变换呢?8河北工程大学 信电学院数字电子技术数字电子技术2022-10-2584、卡诺图化简法、卡诺图化
5、简法(1)卡诺图的引出)卡诺图的引出 卡诺图:卡诺图:将将n变量的全部最小项都用小方块表示,变量的全部最小项都用小方块表示,并使具有并使具有逻辑相邻逻辑相邻的最小项在几何位置上也相邻地排的最小项在几何位置上也相邻地排列起来,所得到的图形叫列起来,所得到的图形叫n变量的卡诺图。变量的卡诺图。逻辑相邻逻辑相邻:如果两个最小项只有一个变量互为反变如果两个最小项只有一个变量互为反变量,那么,就称这两个最小项在逻辑上相邻。量,那么,就称这两个最小项在逻辑上相邻。如最小项如最小项m6=ABC、与与m7=ABC 在逻辑上相在逻辑上相邻邻m7m69河北工程大学 信电学院数字电子技术数字电子技术2022-10-
6、259(2)化简的步骤)化简的步骤 a a、将逻辑函数写成最小项表达式。、将逻辑函数写成最小项表达式。b b、按最小项表达式填卡诺图,凡式中包含的最、按最小项表达式填卡诺图,凡式中包含的最小项,其对应方格填小项,其对应方格填1 1,其余方格填,其余方格填0 0。c c、合并最小项,即将循环相邻的、合并最小项,即将循环相邻的1 1方格圈成一组方格圈成一组(包围圈),每一组含(包围圈),每一组含2 2n n个方格(最小项),对应个方格(最小项),对应每个包围圈写出一个新的乘积项。每个包围圈写出一个新的乘积项。d d、将所有包围圈对应乘积项相加。、将所有包围圈对应乘积项相加。10河北工程大学 信电学
7、院数字电子技术数字电子技术2022-10-2510利用图形法化简函数利用图形法化简函数 例例 mF)15,14,11,10,8 ,4 ,3 ,2 ,1 ,0 (解解(1)画函数的卡诺图画函数的卡诺图ABCD0001111000 01 11 101111111111(2)合并最小项:合并最小项:画包围圈画包围圈(3)写出最简与或写出最简与或 表达式表达式D BD C AACB AY 11河北工程大学 信电学院数字电子技术数字电子技术2022-10-2511数字数字系统系统组合逻辑电路:组合逻辑电路:时序逻辑电路:时序逻辑电路:无记忆功能无记忆功能,仅由仅由门电路门电路构成构成有记忆功能,构成基本
8、单有记忆功能,构成基本单元是元是触发器触发器分析分析设计设计由由门电路门电路构成构成由由集成组件集成组件构成构成用用门电路门电路实现实现用用集成组件集成组件实现实现分析分析设计设计由由触发器触发器构成构成由由集成组件集成组件构成构成用用触发器触发器实现实现用用集成组件集成组件实现实现12河北工程大学 信电学院数字电子技术数字电子技术组合逻辑电路组合逻辑电路任一时刻的稳定输出仅决定于该时刻的输入,叫组合任一时刻的稳定输出仅决定于该时刻的输入,叫组合逻辑电路,简称逻辑电路,简称组合电路组合电路。组合逻辑电路组合逻辑电路.XL组合逻辑电路的一般框图组合逻辑电路的一般框图Li=f(X1,X2,Xn)(
9、i=1,2,m)结构特征结构特征:1、输出、输入之间没有反馈延迟通路,、输出、输入之间没有反馈延迟通路,2、不含记忆单元,仅由、不含记忆单元,仅由门电路门电路构成构成13河北工程大学 信电学院数字电子技术数字电子技术2022-10-2513 实现基本逻辑运算和常用复合逻辑运算的单元电路实现基本逻辑运算和常用复合逻辑运算的单元电路与与 或或 非非 与与 非非 或或 非非 异或异或同或同或与与 门门或或 门门非非 门门与与 非非 门门或或 非非 门门异或门异或门同或门同或门作用:作用:是用以实现逻辑关系的电子电路,与基本逻辑关是用以实现逻辑关系的电子电路,与基本逻辑关系相对应。系相对应。门门(电子
10、开关电子开关)满足条件时,电路允许信号通过满足条件时,电路允许信号通过 开关接通开关接通。开门状态:开门状态:封锁状态:封锁状态:条件不满足时,信号通不过条件不满足时,信号通不过 开关断开开关断开。1、门电路的概念、门电路的概念一、基本单元一、基本单元-门电路门电路14河北工程大学 信电学院数字电子技术数字电子技术2022-10-2514基本逻辑关系小结基本逻辑关系小结与与&ABYABY1或或非非1YAY=ABY=A+B与非与非&ABY或非或非ABY1异或异或=1ABYY=A BAY ABY BAYY=AB+AB15河北工程大学 信电学院数字电子技术数字电子技术2022-10-25152 2、
11、TTLTTL与非门的输入负载特性与非门的输入负载特性(1)Ron 开门电阻开门电阻(2.5 k)保证保证TTL与非门导通,输出为标准低电平时,所允许与非门导通,输出为标准低电平时,所允许的的Ri的最小值。的最小值。即:即:,输入为,输入为高电平高电平)(k 5 .2i悬空悬空 R(2)Roff 关门电阻关门电阻(0.8 k)即:当即:当 Ri 为为 0.8 k 以下电阻时以下电阻时,输入端相当于低电平。输入端相当于低电平。保证保证TTLTTL与非门关闭,输出为标准高电平时,所允许与非门关闭,输出为标准高电平时,所允许的的R Ri i的最大值。的最大值。&A1Y16河北工程大学 信电学院数字电子
12、技术数字电子技术2022-10-2516练习练习 写出图中所示各个门电路输出端的逻辑表达式。写出图中所示各个门电路输出端的逻辑表达式。TTLCMOS&A1Y100 100k=1A&A1Y100 100k=1=117河北工程大学 信电学院数字电子技术数字电子技术2022-10-2517(1 1)OCOC门门TTLTTLYAB&+V CCRC OC 门必须外接负载电阻和电源才能正常工作。门必须外接负载电阻和电源才能正常工作。AB4 4、三种特殊的门电路、三种特殊的门电路 特点:特点:OCOC门可以实现门可以实现“线与线与”功能。功能。逻辑符号逻辑符号18河北工程大学 信电学院数字电子技术数字电子技
13、术2022-10-2518(2 2)ODOD门门CMOSCMOSYAB&+V DDRD OD 门必须外接负载电阻和电源才能正常工作。门必须外接负载电阻和电源才能正常工作。AB 特点:特点:ODOD门可以实现门可以实现“线与线与”功能。功能。逻辑符号逻辑符号19河北工程大学 信电学院数字电子技术数字电子技术2022-10-2519(3 3)三态门三态门逻辑符号逻辑符号ABCS&L EN高电平高电平使能使能高阻状态高阻状态与非逻辑与非逻辑 ZL ABLCS=0_CS=120河北工程大学 信电学院数字电子技术数字电子技术CMOSCMOS电压电压传输特性和电流传输特性传输特性和电流传输特性)v(fvI
14、O 电压传输特性电压传输特性21河北工程大学 信电学院数字电子技术数字电子技术2022-10-2521多余输入端的处理措施多余输入端的处理措施 集成逻辑门电路在使用时,一般不让多余输入端悬空,以防止干集成逻辑门电路在使用时,一般不让多余输入端悬空,以防止干扰信号的引入。对多余输入端的处理以不改变电路的工作状态(逻辑扰信号的引入。对多余输入端的处理以不改变电路的工作状态(逻辑关系)及稳定可靠为原则。关系)及稳定可靠为原则。对于对于与非门与非门,一般可将多余输入端通过上拉电阻(,一般可将多余输入端通过上拉电阻(13K)接电接电源正极源正极,或者,或者与其他输入端并联与其他输入端并联。对于对于或非门
15、或非门,一般可将多余输入端通过一限流电阻(,一般可将多余输入端通过一限流电阻(100)接接地地,或者,或者与其他输入端并联与其他输入端并联。22河北工程大学 信电学院数字电子技术数字电子技术2022-10-2522二、组合逻辑电路的分析二、组合逻辑电路的分析分析步骤:分析步骤:2.用逻辑代数或卡诺图对逻辑函数进行化简。用逻辑代数或卡诺图对逻辑函数进行化简。3.列出输入输出状态表列出输入输出状态表(真值表真值表)并得出结论。并得出结论。电路电路 结构结构输入输出之间输入输出之间的逻辑关系的逻辑关系1.由给定的逻辑图逐级写出逻辑关系表达式。由给定的逻辑图逐级写出逻辑关系表达式。23河北工程大学 信
16、电学院数字电子技术数字电子技术2022-10-2523 把二进制码按一定的规律编排(如把二进制码按一定的规律编排(如8421码、格雷码等),码、格雷码等),使每组代码具有一特定的含义(代表某个数或控制信号)称使每组代码具有一特定的含义(代表某个数或控制信号)称编码编码。1、编码器、编码器实现编码操作的电路称为实现编码操作的电路称为编码器编码器。如:如:8421BCD码中,用码中,用1000表示数字表示数字8如如BCD编码器:将编码器:将10个编码输入信号分别编成个编码输入信号分别编成10个个4位码位码输出。输出。编码器的逻辑功能编码器的逻辑功能:能将每一个编码输入信号变换为不能将每一个编码输入
17、信号变换为不同的二进制的代码输出。同的二进制的代码输出。三、常用组合逻辑功能器件三、常用组合逻辑功能器件24河北工程大学 信电学院数字电子技术数字电子技术2022-10-2524二进制编码器二进制编码器二二十进制编码器十进制编码器分类:分类:普通编码器普通编码器优先编码器优先编码器2nn104或或 普通编码器:任何时候只允许输入一个有效编码信号,普通编码器:任何时候只允许输入一个有效编码信号,否则输出就会发生混乱。否则输出就会发生混乱。优先编码器:允许同时输入两个以上的有效编码信号。优先编码器:允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时,优先编码器能按预先设定当同时输入几
18、个有效编码信号时,优先编码器能按预先设定的优先级别,只对其中优先权最高的一个进行编码。的优先级别,只对其中优先权最高的一个进行编码。25河北工程大学 信电学院数字电子技术数字电子技术2022-10-2525优先编码:优先编码:允许几个信号同时输入,但只对优先级别最高允许几个信号同时输入,但只对优先级别最高的进行编码。的进行编码。优先顺序:优先顺序:I7 I0编码表编码表输输 入入输输 出出 I7 I6 I5 I4 I3 I2 I1 I0 Y2 Y1 Y0 1 1 1 1 0 1 1 1 0 0 0 1 1 0 1 0 0 0 1 1 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0
19、1 0 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 1 0 0 03 位二进制优先编码器位二进制优先编码器26河北工程大学 信电学院数字电子技术数字电子技术2022-10-2526优先顺序:优先顺序:I7 I0编码表编码表输输 入入输输 出出 I7 I6 I5 I4 I3 I2 I1 I0 Y2 Y1 Y0 1 1 1 1 0 1 1 1 0 0 0 1 1 0 1 0 0 0 1 1 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 1 0 0 0若输出低电平有效呢?
20、若输出低电平有效呢?0 0 00 0 10 1 00 1 1 1 0 01 0 11 1 01 1 127河北工程大学 信电学院数字电子技术数字电子技术2、译码器、译码器译码译码:译码是编码的逆过程,它能将二进制码翻译成代表某译码是编码的逆过程,它能将二进制码翻译成代表某一特定含义的信号。一特定含义的信号。译码器译码器:具有译码功能的逻辑电路称为译码器具有译码功能的逻辑电路称为译码器。例如:二进制译码器例如:二进制译码器(Binary Decoder)输入输入 n 位二位二进制代码进制代码A0Y0A1An-1Y1Ym-1二进制二进制译码器译码器输出输出 m 个个信号信号 m=2n28河北工程大
21、学 信电学院数字电子技术数字电子技术74HC138(74LS138)集成译码器集成译码器 A0 A1 A2 1E 2E E3 7Y GND VCC 1Y 2Y 3Y 4Y 5Y 6Y 0Y 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 引脚图引脚图逻辑图逻辑图 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 29河北工程大学 信电学院数字电子技术数字电子技术290 01 12 20 0A AA AA AY Y 0 01 12 21 1A AA AA AY Y 0 01 12 22 2A AA AA AY Y 0
22、 01 12 23 3A AA AA AY Y 0 01 12 24 4A AA AA AY Y 0 01 12 25 5A AA AA AY Y 0 01 12 26 6A AA AA AY Y 0 01 12 27 7A AA AA AY Y 0 0m m1 1m m2 2m m3 3m m4 4m m5 5m m6 6m m 译码器输出:译码器输出:地址变量全部最小项。地址变量全部最小项。逻辑函数可表示为逻辑函数可表示为最小项之和。最小项之和。7 7m m30河北工程大学 信电学院数字电子技术数字电子技术3、数据分配器和数据选择器、数据分配器和数据选择器从一组数据中选择一路信号进行传输的
23、电路,称为从一组数据中选择一路信号进行传输的电路,称为数据选择器数据选择器。将将 1 1 路输入数据,根据需要分别传送到路输入数据,根据需要分别传送到 m m 个输出端,个输出端,称为称为数据分配器器数据分配器器。其中:其中:n 位地址码对位地址码对 应应m=2n 个输出端个输出端其中:其中:n 位地址码对位地址码对 应应2n 个输入数据个输入数据31河北工程大学 信电学院数字电子技术数字电子技术2022-10-253174LS15174LS151集成集成8 8选选1 1数据选择器数据选择器引引脚脚排排列列图图功功能能示示意意图图选通控制端选通控制端 SVCC 地地1324567816 15
展开阅读全文