第五讲-运算放大器及频率补偿课件.ppt
- 【下载声明】
1. 本站全部试题类文档,若标题没写含答案,则无答案;标题注明含答案的文档,主观题也可能无答案。请谨慎下单,一旦售出,不予退换。
2. 本站全部PPT文档均不含视频和音频,PPT中出现的音频或视频标识(或文字)仅表示流程,实际无音频或视频文件。请谨慎下单,一旦售出,不予退换。
3. 本页资料《第五讲-运算放大器及频率补偿课件.ppt》由用户(晟晟文业)主动上传,其收益全归该用户。163文库仅提供信息存储空间,仅对该用户上传内容的表现方式做保护处理,对上传内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(点击联系客服),我们立即给予删除!
4. 请根据预览情况,自愿下载本文。本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
5. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007及以上版本和PDF阅读器,压缩文件请下载最新的WinRAR软件解压。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 第五 运算放大器 频率 补偿 课件
- 资源描述:
-
1、Institute of VLSI Design,Hefei U.of Tech125.1 5.1 概述概述 高增益的差动放大器,通常增益范围在高增益的差动放大器,通常增益范围在10101 110105 5。运放一般用来实现一个反馈系统,其开环增益大运放一般用来实现一个反馈系统,其开环增益大小根据闭环电路的精度要求来选取;小根据闭环电路的精度要求来选取;环路增益A越大,Y/X对A的变化越不敏感,通过增加或A使闭环增益更加精确。闭环增益误差3二、性能参数二、性能参数 运放的开环增益确定了使用运放反馈系统的精度。运放的开环增益确定了使用运放反馈系统的精度。高开环增益对于抑制非线性是必须的。高开环增
2、益对于抑制非线性是必须的。当运放工作频率增加,开环增益下降,反馈系统误差当运放工作频率增加,开环增益下降,反馈系统误差加大。加大。通常定义为单位增益频率,指运放开环电压增益下降通常定义为单位增益频率,指运放开环电压增益下降 到到1 1(或(或0dB0dB)时的频率。)时的频率。也可以规定也可以规定3dB3dB频率频率f f3dB3dB。在运放的整体设计中需对各参数进行折衷考虑。对于单极点系统,A(s)=A0/(1+s/0),0是3dB带宽,A0 0是增益带宽积(GBW),决定闭环系统的时间常数。4 使用运放的多数系统要求大的电压摆幅以适应大范使用运放的多数系统要求大的电压摆幅以适应大范围的信号
3、值。围的信号值。对大输出摆幅的需求使全差动运放使用十分普遍。对大输出摆幅的需求使全差动运放使用十分普遍。开环运放有很大的非线性,如漏电流和输入电压之开环运放有很大的非线性,如漏电流和输入电压之间的非线性。间的非线性。提高线性度的方法:提高线性度的方法:采用全差动实现方式抑制偶次项谐波;采用全差动实现方式抑制偶次项谐波;使用闭环系统,并提供足够的开环增益以达到足够使用闭环系统,并提供足够的开环增益以达到足够的精度。的精度。确定了能被处理的最小信号电平。确定了能被处理的最小信号电平。噪声和输出摆幅之间的折衷:电流不变,过驱动电压降低以提高输出摆幅,跨导增加,漏电流噪声增加。电压输出摆幅和器件尺寸、
4、偏置电流、速度相关,相互牵制,在设计时需全面考虑大尺寸或大的偏置电流其噪声和失调较大5 电源噪声会影响运放的性能,因此全差动结构更受欢迎。简单运放结构前面研究的全部差动放大器均称为运放。注意两个电路极点区别低频小信号增益:()mNoNoPgrr稳定性比较镜像极点6“套筒式”共源共栅运放要得到高增益,采用共源共栅结构要得到高增益,采用共源共栅结构单端输出增益数量级约为:增益数量级约为:以减小输出摆幅,增加极点为代价。以减小输出摆幅,增加极点为代价。全差动电路输出摆幅:全差动电路输出摆幅:镜像极点7 7套筒式运放的另一个缺点:套筒式运放的另一个缺点:很难将输入输出短接,以形成单位增益缓冲器。很难将
5、输入输出短接,以形成单位增益缓冲器。什么条件下,M2和M4工作在饱和区?M2饱和M4饱和输出电压摆幅:小于阈值电压8套筒式共源共栅运放的缺点是较小的输出摆幅,以及套筒式共源共栅运放的缺点是较小的输出摆幅,以及很难将输入输出短接以形成单位增益缓冲器。很难将输入输出短接以形成单位增益缓冲器。折叠式共源共栅运放可以减小以上不利因素。最小值可以是0电位最大值可以是Vdd折叠共源共栅尾电流源NMOS共源共栅PMOS共源共栅9PMOS为输入对管的折叠式共源共栅运放结构noticenotice:(1 1)I ISS1SS1=I=ISSSS/2+I/2+ID3D3,折叠结构消耗更大的功率。,折叠结构消耗更大的
6、功率。(2 2)输入共模电平需大于)输入共模电平需大于V Vb1b1-V-VGS3GS3+V+VTHPTHP,允许允许将输入和输出短接将输入和输出短接。输入对管尾电流源折叠共源共栅尾电流源10DDOD3OD5OD7OD9单边输出摆幅:V-(V+V+V+V)比套筒式共源共栅运放的单边输比套筒式共源共栅运放的单边输出摆幅小了一个尾电流源的过驱出摆幅小了一个尾电流源的过驱动电压。动电压。MM5 5、MM6 6流过电流大,若器件流过电流大,若器件尺寸小,需要较大的过驱动电压。尺寸小,需要较大的过驱动电压。1333157779()(|)|()vmmmbooommbooAgggrrrggr r M5减小了
7、输出阻抗增益是NMOS套筒式共源共栅运放的1/31/2折叠点X点的极点由于具有更大的电容,更靠近原点。11x331C()mmbgg 与乘积NMOS为输入对管的折叠式共源共栅运放结构与与PMOSPMOS作为输入管的结构相比,作为输入管的结构相比,NMOSNMOS作为输入管的折作为输入管的折叠叠cascodecascode运放可以提供更高的增益,但其折叠点上的极点运放可以提供更高的增益,但其折叠点上的极点更低(更低(M3M3跨导低,此外,对于相同电流,跨导低,此外,对于相同电流,M5M5的尺寸要更的尺寸要更大,电容就更大)。大,电容就更大)。12与套筒式共源共栅运放相比,折叠式共源共栅运放:输出摆
8、幅大些,但具有较大的功耗、更低的增益和较低的极点频率。此外,由于输入、输出可以短接,输入共模电平更容易选择,获得更为广泛的应用。输入共模电平可以等于VDD以PMOS管为输入对管时,输入共模电平可以为0电平。13套筒式和折叠式共源共栅运放也可以设计成单端输出。套筒式和折叠式共源共栅运放也可以设计成单端输出。V VOUTOUT最大值:最大值:VDDVDD(2V2VODOD+Vth+Vth)V VOUTOUT最大值:最大值:VDD-2VVDD-2VODOD共源共栅共源共栅电流镜电流镜14单端输出运放(单端输出运放(a a)与全差动运放()与全差动运放(b b)相比,存在缺点:)相比,存在缺点:1 1
9、、仅能提供输出摆幅的一半;、仅能提供输出摆幅的一半;2 2、包含镜像极点,不如(、包含镜像极点,不如(b b)稳定。)稳定。尽管全差动结构需要反馈环路来确定输出共模电平,还是全差动结构更好!15 单级运放的缺点:单级运放的缺点:1 1、增益被输入对管跨导与输出阻抗的乘积所限制;、增益被输入对管跨导与输出阻抗的乘积所限制;2 2、要获得高增益,如采用共源共栅结构,则限制输出摆幅。、要获得高增益,如采用共源共栅结构,则限制输出摆幅。采用两级运放,将增益和摆幅的要求分开处理:采用两级运放,将增益和摆幅的要求分开处理:1 1、第一级提供高增益;、第一级提供高增益;2 2、第二级提供大的输出摆幅。、第二
10、级提供大的输出摆幅。第二级采用简单的共源级,以提第二级采用简单的共源级,以提供最大的输出摆幅。供最大的输出摆幅。16m1,2o1,2o3,4m5,6o5,6o7,8第一级增益g(rr)第二级增益g(rr)12VVAAA单边输出摆幅为:单边输出摆幅为:总增益与共源共栅结构相当总增益与共源共栅结构相当17要获得高增益,第一级可以采用共源共栅结构。要获得高增益,第一级可以采用共源共栅结构。18两级运放也可以提供单端输出。两级运放也可以提供单端输出。方法之一是将两个输出级的差方法之一是将两个输出级的差动电流转换成单端电压:动电流转换成单端电压:维持了第一级的差动特性;维持了第一级的差动特性;若将输出与
11、输入短接,形成若将输出与输入短接,形成单位增益缓冲器,单位增益缓冲器,其缺点:其缺点:V VOUTminOUTmin=V=VGS2GS2+V+VISSISS,限制了输出摆幅。限制了输出摆幅。能否级联比两级更多的级数来获得更高的增益?能否级联比两级更多的级数来获得更高的增益?每级运放引入至少一个极点,多级运放很难每级运放引入至少一个极点,多级运放很难保证系统的稳定性。保证系统的稳定性。很少用多于两级的运放。很少用多于两级的运放。19增益的提高可以通过进一步提高输出阻抗,而不是增增益的提高可以通过进一步提高输出阻抗,而不是增加共源共栅器件!加共源共栅器件!一个有效的方法:通过反馈增大输出阻抗一个有
12、效的方法:通过反馈增大输出阻抗电流电流电压反馈,提高电压反馈,提高输出电阻。输出电阻。强制强制VxVx=VbVb,驱动,驱动M2M2栅极,栅极,M2M2漏极电压的漏极电压的变化对变化对VxVx的影响减小,的影响减小,输出阻抗更高输出阻抗更高等效为一个等效为一个反馈电阻反馈电阻检测电流检测电流并转换为并转换为电压电压直流偏置直流偏置辅助放大器辅助放大器2020调节型共调节型共源共栅源共栅调节型共源共栅调节型共源共栅13 032 02 01g()()VmmmAgrgr r 类似于三层共源共类似于三层共源共栅的增益栅的增益调节型共源共栅:调节型共源共栅:V Voutminoutmin=V=VOD2O
13、D2+V+VGS3GS3普通共源共栅:普通共源共栅:V Voutminoutmin=V=VOD2OD2+V+VOD1OD1辅助放大器减小了辅助放大器减小了输出摆幅。输出摆幅。对于小对于小信号,信号,V Vb b=0=0增益增益为负还为负还是为正?是为正?01212023 03(1)outmoomRrAgr rrAgr21将调节型共源共栅应用于差动共源共栅结构中:将调节型共源共栅应用于差动共源共栅结构中:在差动共源共栅级中采用调节型共源共栅提高输出阻抗在差动共源共栅级中采用调节型共源共栅提高输出阻抗最小输出电压为:最小输出电压为:V VOD3OD3+V+VGS5GS5+V+VISS2ISS2,输
14、出摆幅比差,输出摆幅比差动共源共栅结构小一个阈值电压动共源共栅结构小一个阈值电压摆幅的限制来摆幅的限制来源于增益提高源于增益提高放大器中的放大器中的NMOSNMOS差动对差动对X X、Y Y为全差为全差动信号动信号M5M5、M6M6差动对尾差动对尾电流源电流源22PMOSPMOS折叠式共源共栅折叠式共源共栅的最小输入共模电压的最小输入共模电压可为可为0 0对于对于PMOSPMOS差动对,差动对,V VX X和和V VY Y的共模输入电压可为的共模输入电压可为0 0,对于该电路,对于该电路,V VX X和和V VY Y电压电压最小电压为:最小电压为:,min3outodXVVV,min311ou
15、tododISSVVVV最小输出电压:最小输出电压:相当于四层共源相当于四层共源共栅结构共栅结构57705()mmossoAggrrr 1331157705331()mmoommmossomooAVgAgr rgggrrrgr r和差动共源共栅和差动共源共栅结构相当结构相当2323调节型共源共栅技术可用到共源共栅运放的电流源调节型共源共栅技术可用到共源共栅运放的电流源负载上:负载上:套筒式共源共栅套筒式共源共栅折叠式共源共栅折叠式共源共栅提高输出阻抗、提高输出阻抗、增益增益A A1 1采用采用PMOSPMOS差动对差动对A A2 2采用采用NMOSNMOS差动对差动对24性能比较:性能比较:没
16、有一种结构在所有性能指标上都能达到最优,设没有一种结构在所有性能指标上都能达到最优,设计时根据具体的性能要求来选择最合适的结构计时根据具体的性能要求来选择最合适的结构25 全差动电路相对于单端电路的优点:全差动电路相对于单端电路的优点:更大的输出摆幅;更大的输出摆幅;避免了镜像极点,达到更高的闭环速度。避免了镜像极点,达到更高的闭环速度。然而,全差动电路需要然而,全差动电路需要“共模反馈共模反馈”(CMFBCMFB)。)。?NMOSNMOS电流镜电流镜确定的确定的ISSISS和和PMOSPMOS电流镜电流镜确定的确定的ID3,4ID3,4不不匹配匹配输入输出共模电平均为VDD-ISSRD/2实
17、际上NMOS电流镜和PMOS电流镜存在失配,从而引起输出电压的变化输入输出共输入输出共模电平如何模电平如何确定确定差动差动负反负反馈馈26电流源失配会引起输出共模电压的变化:电流源失配会引起输出共模电压的变化:由于由于NMOSNMOS电流镜确定的电流镜确定的I ISSSS和由和由PMOSPMOS电流镜确定的电流镜确定的I ID3,4D3,4存在不匹配,将产生(存在不匹配,将产生(I IP P-I-INN)(R RP P|R|RNN)的输出电压变化。的输出电压变化。差动反馈不能确定共模电压,全差动电路需要共模反馈!差动反馈不能确定共模电压,全差动电路需要共模反馈!27必须增加共模反馈网络监测两输
18、出端的共模电平,并必须增加共模反馈网络监测两输出端的共模电平,并调节运放的偏差电流。调节运放的偏差电流。CMFBCMFB反馈电路完成:反馈电路完成:检测输出共模电平检测输出共模电平和参考电压进行比较和参考电压进行比较将误差送回放大器偏置网络,将误差送回放大器偏置网络,调节偏置电流。调节偏置电流。281 1、检测输出共模电平:、检测输出共模电平:R R1 1和和R R2 2必须比运放的输出阻抗必须比运放的输出阻抗大得多,否则会引起运放增益大得多,否则会引起运放增益的下降。的下降。29(1 1)采用源跟随器和电阻检测输出共模电平)采用源跟随器和电阻检测输出共模电平要消除阻性负载影响,可以在两个输出
19、端与检测电阻间插入要消除阻性负载影响,可以在两个输出端与检测电阻间插入源跟随器。源跟随器。电压平移VGS,具有高输入阻抗30缺点:缺点:1 1、减小了输出摆幅(减小了一个阈值电压);、减小了输出摆幅(减小了一个阈值电压);2 2、R R1 1和和R R2 2,或,或I I1 1和和I I2 2必须足够大,以保证输出端出必须足够大,以保证输出端出现大的差动摆幅时,现大的差动摆幅时,MM7 7和和MM8 8不会不会“挨饿挨饿”。21outoutVV2112()()outoutXVVIRR若若R R1 1+R+R2 2或或I I1 1不够大,不够大,I IX X相对于相对于I I1 1足够大,因此足
20、够大,因此I ID7D7近似为近似为0 0。此时,此时,V Vout,CMout,CM不代表实际的不代表实际的共模输出电平。共模输出电平。31(2 2)采用工作在线性区的)采用工作在线性区的MOSMOS管检测输出共模电平管检测输出共模电平M7M7、M8M8工作在深线性区,工作在深线性区,在在P P点引入的总电阻为:点引入的总电阻为:12()nOXCMTHWCVVL缺点:缺点:V Voutout,minmin=V=VTHTH,减小了输出摆幅;,减小了输出摆幅;M7M7、M8M8保持工作在线性区较困难保持工作在线性区较困难322 2、反馈并控制输出共模电平、反馈并控制输出共模电平比较电路,将检测的
21、Vout,CM与参考电压进行比较,以负反馈的形式加到NMOS电流源上。若若V Voutout,CMCM增加,尾电流增加,增加,尾电流增加,MM5 5、MM6 6漏电流减小,使漏电流减小,使V Vout,CMout,CM变小。变小。33检测共模电压当当V Vout1out1、V Vout2out2增加时,增加时,V VP P电压减小,尾电流源电压减小,尾电流源电流增加,输出共模电平电流增加,输出共模电平下降。下降。全差动两级运放需要两个CMFB网络,每一级输出需要一个!Vout,CM对器件的哦工艺参数以及Vb的值比较敏感34 输入共模电平在某些应用中要求有宽的输入摆幅输入共模电平在某些应用中要求
展开阅读全文