第9章VHDL结构与要素课件.ppt

1、2022-10-192一个完整的一个完整的VHDL程序程序通常包括：通常包括：实体实体Entity结构体结构体Architecture配置配置Configuration包集合包集合Package库库Library2022-10-1939.1 实体实体例例1 对于二选一器件的对于二选一器件的VHDL描述描述：2022-10-194 mux ISGENERIC(m:TIME:=1ns);PORT(d0,d1,sel:IN BIT);q:OUT BIT);mux;connect OF mux ISSIGNAL tmp:BIT;BEGINcale:PROCESS(d0,d1,sel)VARIABLE

2、tmp1,tmp2,tmp3:BIT;BEGINtmp1:=d0 AND sel;tmp2:=d1 AND(NOT sel);tmp3:=tmp1 OR tmp2;tmp=tmp3;q=tmp AFTER m;END PROCESS;connect;实体名实体名端口名端口名方向方向实体实体进进程程语语句句结结构构体体2022-10-195一、实体说明一、实体说明基本结构：基本结构：ENTITY 实体名实体名 IS类属类属参数说明参数说明；端口端口说明说明；END 实体名实体名；1、类属参数说明类属参数说明必须放在必须放在端口说明之前端口说明之前，用于，用于指定参数指定参数。如：如：q=tmp

3、AFTER m;说明说明tmp建立一个延时值。建立一个延时值。GENERIC（m:TIME:=1ns）；构造体内）；构造体内m的值为的值为1ns。2、端口说明端口说明对基本设计对基本设计与与的描述。的描述。格式：格式：PORT（端口名端口名：端口模式：端口模式 数据类型数据类型；端口名端口名：端口模式：端口模式 数据类型名数据类型名）；）；2022-10-196端口名端口名赋予赋予的名称。如的名称。如d0，sel，y 等等端口方向端口方向定义外部引脚是定义外部引脚是输入输入还是还是输出输出。IN输入输入OUT输出（输出（构造体内构造体内不能不能再使用再使用）INOUT双向双向BUFFER输出（

4、输出（构造体内构造体内可可再使用再使用）LINKAGE不指定方向不指定方向（无论哪一个方向都可连接）（无论哪一个方向都可连接）CLK3D2SD4CD1Q5Q6A.OUTCLK11D12SD10CD13Q9Q8B.BUFFER2022-10-1979.2 结构体结构体基本结构：基本结构：ARCHITECTURE 结构体名结构体名 OF 实体名实体名 IS定义语句定义语句 内部信号、常数、数据类型、函数等；内部信号、常数、数据类型、函数等；BEGIN并行处理语句并行处理语句；END 结构体名结构体名；通常命名为通常命名为behavioral(行为行为),dataflow(数据数据流流),struc

5、tural(结构结构)位于位于ARCHITECTURE和和BEGIN之间，对信号、常数、数据类型、函数进之间，对信号、常数、数据类型、函数进行定义行定义位于位于BEGIN和和END之间，描述之间，描述及连接关系及连接关系2022-10-198在在HDL设计中，设计者将设计中，设计者将自上至下自上至下分为分为3 3个层次个层次:行为描述行为描述RTL方式描述方式描述逻辑综合逻辑综合即对整个系统即对整个系统的描述，一般应用在设计的的描述，一般应用在设计的初始阶初始阶段段。即即（又称（又称描述），采用该描述，描述），采用该描述，导出系统的逻辑表达式导出系统的逻辑表达式，进行，进行逻辑综合逻辑综合。将

6、将程序程序转换成基本的转换成基本的逻辑文件逻辑文件来描述，相当于人工设计时，来描述，相当于人工设计时，生成了生成了原理图原理图。2022-10-199例：二选一的数据流方式描述：例：二选一的数据流方式描述：ENTITY mux ISPORT(d0,d1,sel:IN BIT);q:OUT BIT);END mux;ARCHITECTURE dataflow OF mux ISBEGINq=(d0 AND sel)OR (NOT sel AND d1);END dataflow;并行处理语句并行处理语句，=表示表示传送或代入传送或代入，即将逻辑运算结果送，即将逻辑运算结果送q输出。即输出。即qd

7、selseld102022-10-1910 9.4 VHDL库库库库是是经经编译编译后的后的的集合的集合，存放，存放包集合包集合定义定义、实体实体定义定义、构造体构造体定义定义和和配置配置定义定义。库的说明库的说明总是放在设计单元的最前面。总是放在设计单元的最前面。格式格式：LIBRARY 库名；库名；这样，在设计单元内的语句就可以这样，在设计单元内的语句就可以使用库中的数据使用库中的数据。库的好处库的好处在于使设计者可以在于使设计者可以共享已经编译过的设计结果共享已经编译过的设计结果。1.库的种类库的种类 VHDL语言中存在的库大致分为语言中存在的库大致分为5种：种：2022-10-1911

8、IEEE库库STD库库WORK库库VITAL库库STD_LOGIC_1164NUMERIC_BITNUMERRIC_STDSTD_LOGIC_ARITH STD_LOGIC_SIGNEDSTD_LOGIC_UNSIGNED虽没得到虽没得到IEEE承认，但承认，但仍仍汇集在该库中汇集在该库中是是VHDL的的标准库标准库，该库中定义了，该库中定义了STANDARD和和TEXTIO（文件输入（文件输入/输出程序包）两个程序包。输出程序包）两个程序包。现行作业现行作业库，使用时无需说明库，使用时无需说明使用使用VITAL库，可以提高库，可以提高VHDL门级时序模拟的精度门级时序模拟的精度，因此，因此只

9、在只在VHDL仿真器仿真器中使用。中使用。2022-10-19122.库的使用库的使用除除WORK和和STD库之外，其它库使用前先要用两条语句对库进行说库之外，其它库使用前先要用两条语句对库进行说明。明。如：如：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;库名库名包集合包集合名名项目名项目名，表示包集合的，表示包集合的所有项目所有项目都要用都要用2022-10-19 9.5 VHDL程序包程序包常用的预定义的程序包常用的预定义的程序包STD_LOGIC_1164程序包程序包STD_LOGIC_ARITH程序包程序包STD_LOGIC_UNSIGNED和和S

10、TD_LOGIC_SIGNED程序包程序包STANDARD和和TEXTIO程序包程序包132022-10-19149.8 数据类型数据类型9.8.1 VHDL的预定义数据类型的预定义数据类型VHDL的的都在都在VHDLSTANDARD中定义的。中定义的。1、布尔量布尔量 Boolean一个一个有两种状态：有两种状态：逻辑逻辑“真真”True逻辑逻辑“假假”False2、位位 Bit逻辑逻辑0或或1，通常将值放在，通常将值放在单引号单引号中。中。如如BIT(1)等等3、位矢量位矢量 Bit_VECTOR用用双引号双引号括起来的一组括起来的一组。如如“001100”、X“00BB”等。其中等。其中

11、X表示十六进制。表示十六进制。2022-10-1915BITBIT_VECTOR取值只能为取值只能为“0”、“1”取值可能是一组取值可能是一组的的值值例：例：PORT(d0,d1,sel:IN BIT;q:OUT BIT;bus:OUT BIT_VECTOR(7 DOWNTO 0);都是都是BIT数据类型数据类型bus是是BIT_VECTOR类型，类型，(7 DOWNTO 0)表示该表示该bus端口由端口由B7B0构成，构成，位矢量长度位矢量长度为为8位。位。2022-10-19169.8.3 其他预定义标准数据类型其他预定义标准数据类型1.无符号无符号数据类型数据类型(UNSIGNED TY

12、PE)2.有符号有符号数据类型数据类型(SIGNED TYPE)十进制的十进制的8 8可以作如下表示：可以作如下表示：UNSIGNED(1000)两则两则无符号数据无符号数据定义的示例：定义的示例：VARIABLE var:UNSIGNED(0 TO 10);SIGNAL sig:UNSIGNED(5 DOWNTO 0);例如：SIGNED(0101)代表代表+5，5SIGNED(1011)代表代表 5变量变量var有有11位数值，位数值，是是var(0)信号信号sig有有6位数值，位数值，是是sig(5)最高位是最高位是符号位符号位2022-10-19179.9 VHDL语言的运算操作符语言

13、的运算操作符逻辑逻辑运算运算Logical关系关系运算运算Relational算术算术运算运算Arithmetic并置并置运算运算Concatenation1、逻辑运算符逻辑运算符NOT（取反）、（取反）、AND（与）、（与）、OR（或）、（或）、NAND（与非）、（与非）、NOR（或非）、（或非）、XOR（异或）（异或）其优先级别其优先级别NOT最高，见课本最高，见课本P257表表9-3。2、算术运算符算术运算符+、-、*、/（加减乘除）、（加减乘除）、MOD（取模）、（取模）、REM（取余）、（取余）、+、-（正负）、（正负）、*（指数）、（指数）、ABS（取绝对值）（取绝对值）2022-10-19183、关系运算符关系运算符=、/=、=注意：注意：关系运算符关系运算符=和和代入符代入符=是相同的，在读是相同的，在读VHDL语句时，要根据上下文关语句时，要根据上下文关系来判断。系来判断。4、并置运算符并置运算符并置运算符并置运算符&用于用于位的连接位的连接。如将如将四个四个位位用用&连接起来连接起来，就可以构成一个具有四位长度的，就可以构成一个具有四位长度的位矢量位矢量。