第4章半导体存储器课件.ppt

1、半导体存储器第四章 半导体存储器存储器第4.1节 存储器一 计算机存储器分类（一）按材料分类1.1.磁性存储器磁性存储器如磁盘（软盘、硬盘）、磁带、磁芯如磁盘（软盘、硬盘）、磁带、磁芯2.2.光盘光盘CDROMCDROM只读光盘：容量大、适合存放系统软件只读光盘：容量大、适合存放系统软件CDRAMCDRAM读写光盘：容量大、可改写、适合较高档读写光盘：容量大、可改写、适合较高档 计算机的外存计算机的外存3.3.半导体存储器半导体存储器 体积小，速度快，功耗低，是计算机体积小，速度快，功耗低，是计算机的的主主要要存存储器储器。CACHE CACHE、ROMROM、RAMRAM均是半导体存储器，由

2、大规模集成均是半导体存储器，由大规模集成电路制成。电路制成。存储器（二）按在计算机中的位置分类1.1.内部存储器（内存）内部存储器（内存）通常直接与系统总线相连通常直接与系统总线相连，可细分为：，可细分为：内部内部CACHECACHE 在在CPUCPU内作为一个高速的指令或数据缓冲区。一内作为一个高速的指令或数据缓冲区。一级级CACHECACHE，二级，二级CACHECACHE均指内部均指内部CACHECACHE。外部外部CACHECACHE 通常制作在主板上，比主存储器的速度快，介于通常制作在主板上，比主存储器的速度快，介于内部内部CACHECACHE和主存之间的一个缓冲区。和主存之间的一个

3、缓冲区。主存储器主存储器 计算机系统主要使用的空间。计算机系统主要使用的空间。要求速度快，体积要求速度快，体积小，容量大。一般为半导体存储器小，容量大。一般为半导体存储器。存储器2.2.外部存储器外部存储器通常是通过总线接口电路与系统总线相连通常是通过总线接口电路与系统总线相连。要求容量大要求容量大、掉电信息不丢失，速度可以慢些掉电信息不丢失，速度可以慢些。如。如磁盘、光盘磁盘、光盘半导体存储器二 半导体存储器（一）按器件分类双极性双极性TTLTTL电路电路速度较快（速度较快（101050nS50nS）、集成度低、功耗大、成本高）、集成度低、功耗大、成本高MOSMOSNMOSNMOS和和CMO

4、SCMOS两种，两种，现大量使用现大量使用CMOSCMOS存储器，存储速度可达存储器，存储速度可达几纳秒几纳秒。特点：集成度高特点：集成度高(单片可达单片可达1Gb)1Gb)、功耗小、成本低、功耗小、成本低电荷耦合器电荷耦合器速度快、但成本较高速度快、但成本较高半导体存储器（二）按存储功能分类1.1.读写存储器读写存储器随机读写存储器随机读写存储器(RAM Random Access Memory)(RAM Random Access Memory)可对任一单元进行读写，是计算机主存储器可对任一单元进行读写，是计算机主存储器。6262*系列系列先进后出存储器（先进后出存储器（LIFO Last

5、 In First OutLIFO Last In First Out）寄存器、堆栈寄存器、堆栈先进先出存储器（先进先出存储器（FIFO First In First OutFIFO First In First Out）寄存器、队列寄存器、队列只读存储器（只读存储器（ROM Read Only MemoryROM Read Only Memory）只能读（用特殊方法可写入），掉电信息不丢失，只能读（用特殊方法可写入），掉电信息不丢失，可作为主存储器存放系统软件和数据等。可作为主存储器存放系统软件和数据等。ROM ROM可分为：可分为：半导体存储器固定固定ROMROM（掩膜（掩膜ROMROM）

6、由制造厂家固化内容，不可修改由制造厂家固化内容，不可修改可编程只读存储器可编程只读存储器PROMPROM由用户固化内容，但不可修改由用户固化内容，但不可修改紫外线擦除只读存储器紫外线擦除只读存储器EPROMEPROM2727*系列：系列：27162716、27322732、27642764，27040 27040电擦除只读存储器电擦除只读存储器EEPROMEEPROM、FLASHFLASHEEPROMEEPROM（2828*系列）：系列）：28172817、28C6428C64、28C256 28C256 FLASHFLASH：29F01029F010、29F02029F020半导体存储器（三

7、）半导体存储器的容量表示存储器容量常用：字表示存储器容量常用：字*位数位数 字：一个独立的信息单元，有独立统一的地址。字：一个独立的信息单元，有独立统一的地址。位数：一个信息单元的二进制长度（一般为位数：一个信息单元的二进制长度（一般为1 1位、位、4 4位、位、8 8位）位）例例 一片一片6225662256为为RAMRAM存储器，容量为：存储器，容量为：32K32K*8 8地址线地址线1515根根数据线数据线8 8根根RAMRAM的控制信号线的控制信号线3 3根根(WE(WE、OEOE、CE)CE)(62256(62256逻辑图见后）逻辑图见后）RAM电路结构第4.2节 RAM电路结构一

8、基本概念MOSMOS型型RAMRAM一般可分为：一般可分为：SRAMSRAM（静态（静态RAMRAM）使用触发器存储信息，速度快使用触发器存储信息，速度快。如：。如：6264 8k6264 8k*8 8、62256 32K 62256 32K*8 8、62019 128K62019 128K*8 8DRAMDRAM（动态（动态RAM)RAM)使用电容存储信息，速度慢，因电容有漏电，所以使用电容存储信息，速度慢，因电容有漏电，所以需要定时刷新需要定时刷新。DRAMDRAM的刷新是按行进行刷新的。计的刷新是按行进行刷新的。计算机中的主存多以算机中的主存多以DRAMDRAM为主。为主。内存的两种形式

9、 计算机内存的两种常见形式计算机内存的两种常见形式 计算机上把内存芯片集成在一小条印刷电路板上，称计算机上把内存芯片集成在一小条印刷电路板上，称为为内存条内存条。常见的有常见的有3030线、线、7272线、线、168168线、线、200200线。这是指内存条线。这是指内存条与主板插接时有多少个接点（又称金手指）与主板插接时有多少个接点（又称金手指）SIMM SIMM：单列存储器模块。只将芯片做在电路板的一：单列存储器模块。只将芯片做在电路板的一边边 DIMM DIMM：双列存储器模块。将内存芯片做在内存条两：双列存储器模块。将内存芯片做在内存条两边，即电路板两边。边，即电路板两边。单地址译码二

10、存储器的内部译码 一个一个1K1K*1 1的存储器，具有的存储器，具有10241024个存储单元，每个单元为个存储单元，每个单元为1 1位，存储器内部寻址可用位，存储器内部寻址可用单地址译码单地址译码和和双地址译码双地址译码两种方式两种方式。1.1.单地址译码单地址译码A0A0A1A1A2A2A3A3A4A4A5A5A6A6A7A7A8A8A9A9CECEOEOEWEWE0 01 110231023Y0Y0Y1Y1Y1023Y1023D(I/O)D(I/O)读写控制电路读写控制电路地地址址译译码码器器方法：方法：由由1010根线产根线产生生10241024根存储单元根存储单元选择线，每根线选选

11、择线，每根线选中一个存储单元。中一个存储单元。缺点：缺点：引线太多，引线太多，译码器为译码器为10:1024,10:1024,制造较困难制造较困难双地址译码2.2.双地址译码双地址译码 用用5 5根线译码产生根线译码产生3232根行根行选择线，用另外选择线，用另外5 5根线译码产根线译码产生生3232根列选择线，共产生根列选择线，共产生6464根地址选择线。根地址选择线。注：注：此时可将此时可将RAMRAM看作一个矩阵，看作一个矩阵，读数据时需给出读数据时需给出行地址信号行地址信号RASRAS(Row Address Signal)(Row Address Signal)和和列地址信号列地址信

12、号CAS CAS(Column(Column Address Signal)Address Signal)。通常先。通常先给给RASRAS，再给，再给CASCAS，经过一段，经过一段时间延时，便可以在数据端时间延时，便可以在数据端读出数据读出数据 容量特别大时可采用多地址译码容量特别大时可采用多地址译码A0A0A1A1A2A2A3A3A4A4Y0Y031-031-0Y31Y31CECEOEOEWEWED(I/O)D(I/O)读写读写控制控制电路电路行行译译码码器器0-00-00-310-3131-3131-31A5A5 A6A6 A7A7 A8A8A9A9X0X0X31X31列译码器列译码器

13、由两个由两个5:32 5:32 译码器组成行译码器组成行列形式选中单元，减少了列形式选中单元，减少了引线引线基本存储单元三基本存储单元NMOSNMOS静态静态RAMRAM的存储器单元电路如的存储器单元电路如下下D0D0YiXiVccT3T4T5T6T1T2T7T8说明：说明：T1,T2为开关管，为开关管，T3,T4为为负载管，导通电阻负载管，导通电阻r3,r4r1,r2。T1T3和和T2T4构成两个反向器按正构成两个反向器按正反馈连接，构成触发器。反馈连接，构成触发器。Xi高电平，高电平，T5,T6及其他与及其他与Xi相联的开关管导通，每相联的开关管导通，每一单元与数据线相连。一单元与数据线相

14、连。Yi为高电平，为高电平，T7,T8导通，此导通，此时仅有时仅有XiYi单元与外部数单元与外部数据线连通，可对该单元进据线连通，可对该单元进行读写。行读写。62256四典型存储器芯片和译码芯片（一）62256 32K*8的CMOS静态RAM1 12 23 34 45 56 67 78 89 91010111112121313141415151616171718181919202021212222232324242525262627272828A14A14A12A12A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0D0D0D1D1D2D2GNDGNDD3D3D4D4D5D5D6

15、D6D7D7CSCSA10A10OEOEA11A11A9A9A8A8A13A13WEWEVCCVCC6225662256引脚图引脚图A14A14A13A13A12A12A11A11A10A10A9A9A8A8A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0OEOECSCSWEWED7D7D6D6D5D5D4D4D3D3D2D2D1D1D0D06225662256逻辑图逻辑图输入输入L LL LL L高阻高阻H HH HL L输入输入H HL LL L输出输出L LH HL L高阻高阻H HD7D0D7D0OEOEWEWECSCS6225662256工作表工作表27256（二）2

16、7256 32K*8 EPROM1 12 23 34 45 56 67 78 89 91010111112121313141415151616171718181919202021212222232324242525262627272828VppVppA12A12A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0D0D0D1D1D2D2GNDGNDD3D3D4D4D5D5D6D6D7D7CECEA10A10OEOEA11A11A9A9A8A8A13A13A14A14VCCVCC2725627256引脚图引脚图A14A14A13A13A12A12A11A11A10A10A9A9A8A

17、8A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0CECEOEOED7D7D6D6D5D5D4D4D3D3D2D2D1D1D0D02725627256逻辑图逻辑图74LS138（三）74LS138 3-8译码器1 12 23 34 45 56 67 78 89 91010111112121313141415151616A AB BC CG2AG2AG2BG2BG1G1Y7Y7GNDGNDY6Y6Y5Y5Y4Y4Y3Y3Y2Y2Y1Y1Y0Y0VCCVCC74LS13874LS138引脚图引脚图Y0Y0Y1Y1Y2Y2Y3Y3Y4Y4Y5Y5Y6Y6Y7Y7G1G1G2AG2AG

18、2BG2BC CB BA A74LS13874LS138原理图原理图引脚功能引脚功能 片选信号：片选信号：G1G2AG2BG1G2AG2B C C、B B、A A译码译码Y0Y0到到Y7Y7有效有效8086存储器系统第4.3节 8086存储器系统一 8086存储器空间8086CPU8086CPU有有2020根地址线，根地址线，1616根数据线，寻址空间为根数据线，寻址空间为1MB1MB偶地址数据偶地址数据由数据线低由数据线低8 8位传送位传送奇地址数据由数据线高奇地址数据由数据线高8 8位传送位传送奇奇、偶地址数据存取分别由偶地址数据存取分别由BHEBHE和和A0A0控制控制MEMRMEMWM

19、/IORDWR小模式下存储器小模式下存储器读写控制信号读写控制信号存储器连接二 存储器连接例例1 1 由由2 2片片6225662256（3232K K*8 RAM8 RAM）组成）组成64K64K*8 RAM8 RAM的的80868086计算机存储器计算机存储器系统系统连接（两种方式）连接（两种方式）(一）一）控制奇偶控制奇偶片的片的写写使能使能 WE WE说明说明地址信号地址信号A0A0A19A19和和BHEBHE是是8086 CPU8086 CPU经经锁存器锁存器82828282或或74LS37374LS373锁存后产生的信号锁存后产生的信号数据总线数据总线D0D0D15D15是是808

20、6 CPU8086 CPU的的AD0AD0AD15AD15经经82868286或或74LS24574LS245缓冲后产生的信号缓冲后产生的信号MEMRMEMR和和MEMWMEMW在最小模式下由在最小模式下由8086 CPU8086 CPU的的M/IOM/IO和和RDRD、WRWR信号产生，在最大模式下由信号产生，在最大模式下由82888288产生产生Y0Y1Y2Y3Y4Y5Y6Y7G1G2AG2BCBAA14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CSOE WED7D6D5D4D3D2D1D0VccA19A18A17A16A15A14A13A12A11A10A9A8A7

21、A6A5A4A3A2A1MEMRA0MEMWBHED15D14D13D12D11D10D9D8D7D6D5D4D3D2D1D0D7D6D5D4D3D2D1D0A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CSOE WED7D6D5D4D3D2D1D0D15D14D13D12D11D10D9D874LS1386225662256IC0IC1DBAB存储器连接IC0IC0为偶地址存储器，其数据由数据总线低为偶地址存储器，其数据由数据总线低8 8位传送。位传送。IC1IC1为奇地址存储器，其数据由数据总线高为奇地址存储器，其数据由数据总线高8 8位传送。由位传送。由A0A0和

22、和BHEBHE控制控制写信号实现奇偶地址写操作。写信号实现奇偶地址写操作。A16A16A19A19由由74LS13874LS138译码选中存储器译码选中存储器 三种情况三种情况mov mov 2000h,2000h,al al 从偶地址开始写一个字节从偶地址开始写一个字节mov 2000h,ax mov 2000h,ax 从偶地址开始写一个字从偶地址开始写一个字mov 2019h,ax mov 2019h,ax 从奇地址开始写一个字从奇地址开始写一个字IC0IC0（偶）（偶）IC1IC1（奇）（奇）A19 A18 A17 A16A19 A18 A17 A160 0 0 0 X X0 0 0 0

23、 X X0 0 0 0 X X0 0 0 0 X X范范 围围00000000000FFFFH0FFFFH00000000000FFFFH0FFFFH地址分配地址分配 A15A15A0A0Y0Y1Y2Y3Y4Y5Y6Y7G1G2AG2BCBAVccA19A18A17A0BHEMEMW74LS138DBA14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CSOE WED7D6D5D4D3D2D1D0A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1MEMRD15D14D13D12D11D10D9D8D7D6D5D4D3D2D1D0D7D6D5D4D3

24、D2D1D0A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CSOE WED7D6D5D4D3D2D1D0D15D14D13D12D11D10D9D86225662256IC0IC1AB（二）控制奇偶片选（二）控制奇偶片选 CS CS全译码三存储器空间的使用（一）全译码（一）全译码采用全地址译码方式，计算机的全部地址空间都可以使用采用全地址译码方式，计算机的全部地址空间都可以使用例例2 2 用用2 2片片6225662256（3232K K*8 RAM8 RAM）和）和2 2片片2725627256（32K32K*8 EPROM8 EPROM）组成组成80868086计算

25、机存储器系统。要求计算机存储器系统。要求EPROMEPROM的起始地址为的起始地址为F0000HF0000H，RAMRAM的起始地址为的起始地址为00000H00000H，使用全地址译码方式使用全地址译码方式，试画出计算机的存储器连接图，并写出地址范围。，试画出计算机的存储器连接图，并写出地址范围。A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1MEMRA0MEMWBHED15D14D13D12D11D10D9D8D7D6D5D4D3D2D1D0A19A18A17A16A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CSOEWED7D6D5D4D3

26、D2D1D0A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CSOEWED7D6D5D4D3D2D1D0D15D14D13D12D11D10D9D8DBD7D6D5D4D3D2D1D06225662256IC0IC1ABA14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CEOED7D6D5D4D3D2D1D0A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CEOED7D6D5D4D3D2D1D0D15D14D13D12D11D10D9D8DBD7D6D5D4D3D2D1D02725627256IC2IC3ABY0Y1Y2Y3Y4Y

27、5Y6Y7G1G2AG2BCBAVcc74LS138Y0Y1Y2Y3Y4Y5Y6Y7G1G2AG2BCBA74LS138全译码说明A19A18A17A16A19A18A17A16范范 围围IC0IC0（偶）（偶）IC1IC1（奇）（奇）0 0 0 00 0 0 00 0 0 00 0 0 000000000000FFFFH0FFFFH00000000000FFFFH0FFFFH地址分配地址分配A15A15A0A0IC2IC2（偶）（偶）IC3IC3（奇）（奇）1 1 1 11 1 1 11 1 1 11 1 1 1F0000F0000FFFFFHFFFFFHF0000F0000FFFFFHFF

28、FFFHX X X XX X X XX X X XX X X X说明说明用用2 2片片7474LS138LS138（三（三-八译码器）对八译码器）对80868086计算机系统的计算机系统的高四位地址进行译码，译出高四位地址进行译码，译出1616个存储区域。个存储区域。由由A0A0和和BHEBHE与与MEMWMEMW信号组合产生写选通。信号组合产生写选通。部分译码（二）部分译码（二）部分译码 小系统中一般存储器的容量仅是小系统中一般存储器的容量仅是CPUCPU寻址空间寻址空间的一部分，这时可采用部分译码电路的一部分，这时可采用部分译码电路例例3 3 用用2 2片片6225662256（32K32

29、K*8RAM8RAM）组成一个）组成一个64KB64KB存储器存储器译码器译码译码器译码IC0IC0和和IC1IC1地址为地址为00000000000FFFFH 0FFFFH 和和80000800008FFFFH 8FFFFH 地址有重叠地址有重叠A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CSOE WED7D6D5D4D3D2D1D0A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1MEMRA0MEMWBHED15D14D13D12D11D10D9D8D7D6D5D4D3D2D1D0D7D6D5D4D3D2D1D0A14A13A12A11A10

30、A9A8A7A6A5A4A3A2A1A0CSOE WED7D6D5D4D3D2D1D0D15D14D13D12D11D10D9D86225662256IC0IC1DBABY0Y1Y2Y3Y4Y5Y6Y7G1G2AG2BCBAVccA18A17A1674LS138线译码2.2.线译码线译码IC0IC0和和IC1IC1地址范围为地址范围为 00000 000000FFFF0FFFF 20000 200002FFFF2FFFF 40000 400004FFFF4FFFF 60000 600006FFFF6FFFF 80000 800008FFFF8FFFF A0000 A0000AFFFFAFFFF

31、 C0000 C0000CFFFFCFFFF E0000 E0000EFFFFEFFFF8 8个区互相重叠个区互相重叠线译码A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CSOE WED7D6D5D4D3D2D1D0A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1MEMRA0MEMWBHED15D14D13D12D11D10D9D8D7D6D5D4D3D2D1D0D7D6D5D4D3D2D1D0A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CSOE WED7D6D5D4D3D2D1D0D15D14D13D12D11D10D

32、9D86225662256IC0IC1DBABA16不译码3.3.不译码不译码 例例4 4 用用2 2片片2725627256（32K32K*8 EPROM8 EPROM）组成一个）组成一个64KB64KB存储器存储器 这种译码方式将所有的地址空间都分配给了这这种译码方式将所有的地址空间都分配给了这2 2片片EPROMEPROM不译码A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CEOED7D6D5D4D3D2D1D0A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1MEMRD15D14D13D12D11D10D9D8D7D6D5D4D3D2D1D

33、0D7D6D5D4D3D2D1D0A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CEOED7D6D5D4D3D2D1D0D15D14D13D12D11D10D9D82725627256IC0IC1DBAB作业作业4 4：试画出试画出27162716、27322732、27642764、2712827128、2725627256、2751227512、2701027010、2702027020、2704027040芯片的引脚图和逻辑图，写出功能芯片的引脚图和逻辑图，写出功能表，并画出操作时序。表，并画出操作时序。画出静态画出静态RAM 2114RAM 2114、61166

34、116、62646264芯片的引脚图和逻辑图芯片的引脚图和逻辑图，写出功能表，并画出操作时序。，写出功能表，并画出操作时序。IBMIBMPC/XTPC/XT计算机扩展槽上与存储器连接的总线信号为计算机扩展槽上与存储器连接的总线信号为2020根地址线根地址线A19A19A0A0，8 8根数据线根数据线D7D7D0D0以及控制信号以及控制信号MEMRMEMR和和MEMWMEMW。使用这些信号扩展。使用这些信号扩展1 1片片27162716（2K2K8 8 EPROMEPROM）和）和1 1片片61166116（2K2K8 RAM8 RAM）。要求）。要求EPROMEPROM的起的起始地址为始地址为C0000HC0000H，RAMRAM紧随其后，使用紧随其后，使用74LS13874LS138（3 38 8译码器），采用全地址译码方式。试画出计算机的存储器译码器），采用全地址译码方式。试画出计算机的存储器连接图（门电路自选）。并写出各存储器的地址范围。连接图（门电路自选）。并写出各存储器的地址范围。