数字电子技术基础第五章时序逻辑电路课件.ppt

1、5.1 5.1 概述概述5.2 5.2 时序逻辑电路的分析方法时序逻辑电路的分析方法123J=Q Q11K=21J=Q213K=QQ312J=QQ32K=Q123J=Q Q11K=21J=Q213K=QQ312J=QQ32K=Qn+1nnQ=JQ+KQ123112311n+11111Q=J Q+K Q=Q Q Q+QQ Q Q13n+122222122Q=J Q+K Q=QQ+QQ Qn+13333312323Q=J Q+K Q=QQ Q+Q Q23Y=Q QY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100000011n3Qn1Qn+13Qn+12Qn2Q

2、n+11Q0 0 10 1 00 1 11 0 01 0 11 1 00 0 00 0 05.3 5.3 若干常用的集成时序逻辑电路若干常用的集成时序逻辑电路清零清零D1移位脉冲移位脉冲23410111QQ3Q1Q2RD000000010011101110111 1QJKF0Q0QJKF2QJKF1QJKF3QQQ从高位向低从高位向低位依次输入位依次输入111010110011000输出输出清零清零D00001QQ3Q1Q2RD0QJKF0Q1QJKF2QJKF1QJKF3QQQ5移位脉冲移位脉冲786左移寄存器波形图左移寄存器波形图12345678CP111111DQ0Q3Q2Q1111待存

3、待存数据数据0111RDS1 S0工作状态工作状态01111X X0 00 11 01 1置置0保持保持右移右移左移左移并入并出并入并出100J=K=110J=K=Q2201J=K=Q Q33012J=K=Q QQ100J=K=110J=K=Q2201J=K=Q Q33012J=K=Q QQn+1Q=JQ+KQ11100n+11111Q=J Q+K Q=QQ+QQ0101n+12222222Q=J Q+K Q=QQ+QQQQ01201n+133333323Q Q QQQ=J Q+=+QKQQQQ00n+10000Q=J Q+K Q=Q0123C=Q Q Q Q100J=K=110J=K=Q22

4、01J=K=Q Q33012J=K=Q QQ11100n+11111Q=J Q+K Q=QQ+QQ0101n+12222222Q=J Q+K Q=QQ+QQQQ01201n+133333323Q Q QQQ=J Q+=+QKQQQQ00n+10000Q=J Q+K Q=Q0123C=Q Q Q Q100J=K=110J=K=Q2201J=K=Q Q33012J=K=Q QQn+1Q=JQ+KQ计数顺序计数顺序Q3 Q2 Q1 Q0输出输出B0123456789101112131415160 0 0 01 1 1 11 1 1 01 1 0 11 1 0 01 0 1 11 0 1 01 0 0

5、 11 0 0 00 1 1 10 1 1 00 1 0 10 1 0 00 0 1 10 0 1 00 0 0 10 0 0 00000000000000001 异步计数器的触发器不是同步翻转异步计数器的触发器不是同步翻转的，分析方法的，分析方法不能不能套用同步时序电路的套用同步时序电路的分析方法；然而一般性的异步时序电路分析方法；然而一般性的异步时序电路分析方法较为复杂，这里采用波形图法。分析方法较为复杂，这里采用波形图法。所有所有J J、K K均接至均接至1 1，均处于翻转状态，均处于翻转状态,但但时钟信号时钟信号CPCP不同；不同；FF0FF0遇遇CPCP下降沿翻转，下降沿翻转，FF1

6、FF1遇遇Q0下降沿下降沿翻转，翻转，FF2FF2遇遇Q1下降沿翻转。下降沿翻转。这是什么？这是什么？每来一个每来一个CPCP脉冲，由脉冲，由所描述的二所描述的二进制数进制数加加1 1，每，每8 8个脉冲循环一次，因此为个脉冲循环一次，因此为3 3位位异步二进制异步二进制计数器计数器(模为模为8)8)；Q0是是CPCP的二分频，的二分频，Q1是是CPCP的四分频，的四分频，Q2是是CPCP的八分频，因此该计数器也可当分频器用。的八分频，因此该计数器也可当分频器用。所有所有J J、K K均接至均接至1 1，均处于翻转状态，均处于翻转状态,但但时钟信号时钟信号CPCP不同；不同；FF0FF0遇遇C

7、PCP下降沿翻转，下降沿翻转，FF1FF1遇遇Q0下降沿下降沿(Q0上升沿上升沿)翻转，翻转，FF2FF2遇遇Q1下降沿下降沿(Q1上升沿上升沿)翻翻转。转。这是什么？这是什么？FF0 FF1 FF2每来一个每来一个CPCP脉冲，由脉冲，由所描述的二所描述的二进制数进制数1 1，每，每8 8个脉冲循环一次，因此为个脉冲循环一次，因此为3 3位位异步二进制异步二进制计数器计数器(模为模为8)8)；Q0是是CPCP的二分频，的二分频，Q1是是CPCP的四分频，的四分频，Q2是是CPCP的八分频，因此该计数器也可当分频器用。的八分频，因此该计数器也可当分频器用。异步十进制加法计数器是在异步十进制加法

8、计数器是在4 4位异步二进制位异步二进制加法计数器的基础上加以修改得到的，修改时加法计数器的基础上加以修改得到的，修改时要解决的问题是，如何使要解决的问题是，如何使4 4位二进制计数器在位二进制计数器在计数至计数至10011001时，其次态为时，其次态为00000000而不是而不是10101010。异步十进制加法计数器典型电路异步十进制加法计数器典型电路 0000011100000111正常计数；正常计数；0111+1=0111+1=10001000 1000+1=1000+1=10011001 1001+1=1001+1=00000000二五十进制异步计数器7474LS290LS290的逻辑

9、图 Q0是对是对CPCP0 0的二进制计数器，的二进制计数器，Q3Q2Q1是对是对CPCP1 1的五进制计数器，将的五进制计数器，将Q0和和CPCP1 1连接起来组成连接起来组成十进制计数器；十进制计数器；R RO1O1R RO2O2均为高电平时，对计数器异步清均为高电平时，对计数器异步清0 0；S S9 91 1S S9292均为高电平时，对计数器异步置均为高电平时，对计数器异步置9 9。目前市场上销售的计数器有十进制、目前市场上销售的计数器有十进制、4 4位二进制位二进制(16(16进制进制)、7 7位二进制、位二进制、1212位二位二进制、进制、1414位二进制等，当我们所需要的位二进制

10、等，当我们所需要的计数器的模不同于市场上所销售的，则计数器的模不同于市场上所销售的，则需要用已有的集成计数器构建。需要用已有的集成计数器构建。假定已有假定已有N N进制计数器，我们需要的是进制计数器，我们需要的是M M进制计数器，这时可能有进制计数器，这时可能有MNMNMN两种两种情况，现分别加以讨论。本教材以情况，现分别加以讨论。本教材以7416074160十进制集成计数器为例。十进制集成计数器为例。方法方法1 1：反馈清反馈清0 0法法(置置0 0法法)，该法适用于，该法适用于有清有清0 0输入端的集成计数器。输入端的集成计数器。74160 74160有有1010种计数状态，每经过种计数状

11、态，每经过1010个脉冲，个脉冲，Q3Q2Q1Q0状态循环一次，且当状态循环一次，且当Q3Q2Q1Q0=1001=1001时，有进位输出时，有进位输出C=1。进位输出进位输出C=1C=1 若需要一个若需要一个6 6进制的计数器进制的计数器(M=6,N=10,MN)M=6,N=10,MN)，那么该计数器只需要那么该计数器只需要6 6个稳定状态实现循环计个稳定状态实现循环计数，数，7416074160需要舍去其余需要舍去其余4 4种状态。种状态。具体方法是：从具体方法是：从00000000开始计数，经过开始计数，经过00000000、00010001、00100010、00110011、01000

12、100、01010101六个稳定状态六个稳定状态后，强制其回到后，强制其回到00000000状态，再从新开始计数。状态，再从新开始计数。强制清强制清0 0当当 Q3Q2Q1Q0状状态为态为01100110时，立刻时，立刻实现清实现清0 0。两个问题两个问题:为什么说它是立刻清为什么说它是立刻清0 0？01100110是被舍去的状态，为什么出现在正常是被舍去的状态，为什么出现在正常的计数状态中？的计数状态中？1 1cpcp2 2cpcp3 3cpcp4 4cpcp5 5cpcp6 6cpcp无需无需cpcp7416074160具有具有异步清异步清0 0端，可以随时清端，可以随时清0 0；用于反馈

13、清用于反馈清0 0的的Q3Q2Q1Q0状态只在极短的状态只在极短的瞬间出现，该状态瞬间出现，该状态不应计入不应计入有效循环状态；有效循环状态；反馈清反馈清0 0过程过程不可靠不可靠；C C不会输出不会输出计数满信号。计数满信号。方法方法2 2：反馈置数法反馈置数法(置数法置数法)，该法适用，该法适用于有置数输入端的集成计数器。于有置数输入端的集成计数器。7416074160为为置数。置数。1 1两个问题两个问题:什么时候数据什么时候数据D3D0D3D0被装载？被装载？目前为几进制计数？目前为几进制计数？当状态当状态为为01100110，且必须且必须遇到遇到CPCP上升沿上升沿7 7进制进制1

14、1cpcp2 2cpcp3 3cpcp4 4cpcp5 5cpcp6 6cpcp需需7 7cpcp 注意：注意：置数法解决了清置数法解决了清0 0法工作不可靠问法工作不可靠问题；但计数循环中仍没有出现题；但计数循环中仍没有出现10011001状态，因状态，因此当计满此当计满7 7个脉冲后，进位输出端个脉冲后，进位输出端C C仍然仍然不会不会有进位有进位输出。输出。方法方法3 3：有进位的：有进位的反馈置数法反馈置数法思路：思路：7416074160只有当只有当Q3Q2Q1Q0=1001=1001时，才会有进位，时，才会有进位，想办法把想办法把10011001保留在效循环中，就能实现状态每保留在

15、效循环中，就能实现状态每循环一周，循环一周，C C自动进位自动进位1 1次。次。由于要求为由于要求为6 6进制，需要保留进制，需要保留6 6个连续状态，个连续状态，舍去舍去4 4个连续状态。个连续状态。(显然，显然，10011001应当被保留应当被保留)用用7416074160实现能自动进位的实现能自动进位的6 6进制计数器进制计数器0 01 1强制置数强制置数7416074160具有具有同步置数同步置数端，可在端，可在CPCP上升沿上升沿强制装入数据；强制装入数据；用于反馈置数的用于反馈置数的Q3Q2Q1Q0状态应状态应计入计入有有效循环状态；效循环状态；反馈置数过程反馈置数过程可靠可靠；对

16、于对于7416074160，若有效循环中包含，若有效循环中包含10011001状状态，态，C C可以可以自动输出自动输出计数满信号。计数满信号。另外，另外，7416174161和和7416074160具有相同控制端和具有相同控制端和功能表，唯一不同之处是功能表，唯一不同之处是7416174161为为1616进制计进制计数器。数器。思考题：如何用思考题：如何用7416174161实现能自动进位的实现能自动进位的6 6进制计数器？进制计数器？显然显然,能能自动进位的反馈置数法自动进位的反馈置数法，是一，是一种最行之有效的构建任意进制种最行之有效的构建任意进制(MNMN)计数器计数器的方法。的方法。

17、情况情况1 1：当当M M可分解为可分解为M=N1M=N1N2N2。例：用两片同步十进制计数器例：用两片同步十进制计数器7416074160接成接成100100进制计数器进制计数器。同步进位同步进位(并行进位并行进位)方式方式异步进位异步进位(串行进位串行进位)方式方式 情况情况2 2：当当M M不可分解，即不可分解，即M M为素数。为素数。有两种方法用以解决有两种方法用以解决M M不可分解时的扩展不可分解时的扩展问题，其一是整体清问题，其一是整体清0 0法，其二是整体置数法。法，其二是整体置数法。但由于异步整体清但由于异步整体清0 0法有工作不可靠的弊端，法有工作不可靠的弊端，这里仅介绍这里

18、仅介绍整体置数法整体置数法。例：用两片同步十进制计数器例：用两片同步十进制计数器7416074160接成接成2929进制计数器进制计数器。0 01 12 23 327272828令令LD=0LD=0，强制置入强制置入000000005.4 5.4 时序逻辑电路的设计方法时序逻辑电路的设计方法 计数器的设计是对前述计数器原理图分析计数器的设计是对前述计数器原理图分析的逆过程。的逆过程。回忆回忆分析步骤：分析步骤：(1)(1)画画状态转换图状态转换图和和状态转换表状态转换表Q3 Q2 Q1 Q0进位进位C0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1

19、 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 0 1 1 10 0 0 00000000000000001n+10Qn+13Qn+12Qn+11Q (2)(2)写写输出方程输出方程Y=Q3Q2Q1Q0n+1Q=JQ+KQ00n+10 00 0Q=JQ+KQ=Q11100n+11111Q=JQ+K Q=QQ+QQ0101n

20、+1222 2222Q=JQ+K Q=QQ+Q Q QQ (3)(3)写写状态方程状态方程并和并和特性方程特性方程对比，得对比，得驱驱动方程。动方程。11 10 0n+111 11Q=J Q+K Q=Q Q+QQ01 01n+12 2222 2 2Q=J Q+K Q=Q Q+QQ QQ0 1 2 0 1n+13 3 33 33 2 3Q Q Q QQ=J Q+=+QKQQQQ00n+100 00Q=J Q+K Q=Q00n+10 00 0Q=J Q+K Q=Q11100n+111 11Q=J Q+K Q=QQ+QQ0101n+122 22 222Q=JQ+K Q=QQ+QQ QQ0 1 20

21、1n+133 33 332 3Q Q Q QQ=JQ+=+QKQQQQ01201n+1333 33323Q Q QQQ=J Q+=+QKQQQQ(4)(4)100J=K=110J=K=Q2201J=K=Q Q33012J=K=Q QQ (5)(5)根据根据 思考题：思考题：用用触发器触发器设计一个带进位输出设计一个带进位输出的十三进制计数器，如何设计？的十三进制计数器，如何设计？(请说出设请说出设计思路计思路)/1/1Q3 Q2 Q1 Q0进位进位C0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0

22、 1 01 0 1 111 0 01 1 0 11 1 1 01 1 1 10 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 00 0 0 0 0000000000001n+10Qn+13Qn+12Qn+11Q化简化简时，时，注意注意利用利用无关无关项项 前述的计数器也是时序电路，也可前述的计数器也是时序电路，也可用经典方法来设计，只不过计数器不用用经典方法来设计，只不过计数器不用逻辑抽象，也没有输入变量，可以省略逻辑抽象，也没有输入变量，可以省略经典设计方法的一些步骤。事实上，

23、计经典设计方法的一些步骤。事实上，计数器的设计方法正是经过简化的经典设数器的设计方法正是经过简化的经典设计方法。计方法。时序逻辑电路的经典设计方法可用时序逻辑电路的经典设计方法可用于于任何任何时序逻辑问题的设计。时序逻辑问题的设计。经典设计方法的步骤如下：经典设计方法的步骤如下：由文字描由文字描述的逻辑述的逻辑问题问题原始状原始状态图态图最简状态最简状态转换图转换图画电画电路图路图检查电检查电路能否路能否自启动自启动求输出方程和状求输出方程和状态方程，将状态态方程，将状态方程和特性方程方程和特性方程对比得驱动方程对比得驱动方程状态转状态转换表换表逻辑逻辑抽象抽象化简化简状态状态编码编码 例：例

24、：用触发器设计一个用触发器设计一个111111串行数据检串行数据检测器，该检测器有一个输入端测器，该检测器有一个输入端X X和一个输和一个输出端出端Y Y，输入输入X X为一串随机信号，当连续为一串随机信号，当连续输入三个和三个以上输入三个和三个以上1 1时，输出为时，输出为1 1，否，否则输出为则输出为0 0。X XY Y0 01 10 01 11 11 10 01 10 0解：解：(1)(1)逻辑抽象出逻辑抽象出原始状态转换图原始状态转换图 设设 S0 S0 为为X X没有输入没有输入1 1以前的状态；以前的状态；S1 S1 为为X X输入输入1 1个个1 1以后的状态；以后的状态；S2

25、S2 为为X X输入输入2 2个个1 1以后的状态；以后的状态；S3 S3 为为X X输入输入3 3个个1 1以后的状态；以后的状态；1/0S0S1S2S31/01/11/10/00/00/00/0(2)(2)化简化简状态转换图状态转换图(合并等价状态合并等价状态)等价状态：若状态对等价状态：若状态对(Si，Sj)，当当输入输入相同相同且有且有相同输出相同输出，并转换到，并转换到相同的次态相同的次态，则状态对则状态对(Si，Sj)为等价状态。等价状态为等价状态。等价状态可以合并成一个状态。可以合并成一个状态。1/0 0/0 1/1 0/0 0/0 1/0 1/1(a)原始状态图原始状态图 S3

26、 S2 0/0 S0 S1 0/01/0 1/01/01/0 0/0(b)简化状态图 S2 0/0 1/1 S0 S1 0/01/0 1/01/01/0 0/0(c)二进制状态图 10 0/0 1/1 00 01S0=00S1=01S2=10(3)(3)对状态编码得对状态编码得状态转换表状态转换表X Q1 Q0Y0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 00 00 0 0 11 01 0 000001n+10Qn+11Q(4)(4)求求输出方程输出方程、状态状态(次态次态)方程方程，将，将状态方程与特性方程对比，得状态方程与特性方程对比，得驱动方程驱动方程。0/01/0 1/01/01/0 0/0(c)二进制状态图 10 0/0 1/1 00 01Q2Q1 X/Y(5)(5)画画电路图电路图(6)(6)能否能否自启动？自启动？将无效状态将无效状态Q1Q0=11=11代代入状态方程，若入状态方程，若X=1,X=1,得次得次态为态为1010；若；若X=0X=0，得次态得次态为为0000。由于。由于1010和和0000都是有都是有效状态，所以能够自启动。效状态，所以能够自启动。思考题：思考题：本题如何用本题如何用D D触发器来实现？触发器来实现？