FPGA技术介绍及展望课件.ppt

1、FPGA（Field Programmable Gate Array)现场可编程门阵列可编程内部连线逻辑单元输入/输出单元FPGA结构通用逻辑单元输入/输出单元全局可编程布线区CPLD结构65nm65nm工艺提升工艺提升FPGAFPGA竞争力FPGAFPGA向向SoCSoC和专用化发展，做为设计通用平台和专用化发展，做为设计通用平台 基于基于FPGAFPGA的嵌入式系统的嵌入式系统EDAEDA平台平台 FPGAFPGA迈向设计通用平台，满足多样化需求迈向设计通用平台，满足多样化需求DSPDSP和嵌入式应用成热点和嵌入式应用成热点FPGAFPGA生态系统成形生态系统成形 回顾历史，半导体产业逐步

2、走向细化，70年代的半导体公司包揽了设计的各个环节，到80年代，EDA软件和FPGA兴起，让一部分工作外包，到90年代，再次让芯片制造外包。“大容量大规模高度复杂FPGA的引进使这个产业再次分化，设计实现这个行业又分离出来了，设计实现公司真正要做的就是对设计的特性定义和对系统的定义。现在全球半导体设计公司广泛采用的无生产线（Fabless）模式，除了代工厂之外，FPGA开发工具和测试厂商也纷纷推出了相应的产品，促进了FPGA生态系统的形成。IP 模块是一种预先设计好，已经过验证，具有某种确定功能的集成电路、器件或部件。它有3 种不同形式：软IP 核(soft IP core)、固IP 核(fi

3、rm IP core)和硬IP 核(hard IP core)。全新的FPGA系列正在越来越多地替代ASIC和PDSP用于数字信号处理的运算。FPGA实现数字信号处理，规模、重量和功耗等方面都会降低，而且通过量更好、能够更好地防止未授权复制、元器件和开发成本进一步降低，开发时间大大缩短。FPGA还具有在线路中可重复编程的特性，从而可以产生更为经济的设计。FPGA在数字信号处理中正在大规模使用，数字信号处理的FPGA时代已经到来。数字滤波器是一种主要的DSP运算，其修正或改变信号的时域或频域中属性。普通LTI滤波器与输入信号之间相互作用，经过线性卷积。其中，h为滤波器的冲激响应，x 是输入信号，

4、而y是卷积输出。*kky nx nh nx k h nkh k x nk LTI滤波器通常有两种，有限脉冲响应FIR滤波器和无限脉冲响应IIR两大类。FIR滤波器由有限个采样值组成，卷积运算的数量为有限个。而IIR滤波器需要执行无限数量次卷积。L阶或者长度为L的常系数FIR滤波器输出对应于输入时间序列xn的关系由一种有限卷积数量形式给出：10()()(LkkY ZX Z H Zh zh kz）（）（）h0、h1、hL-1为滤波器的系数，同时也是FIR的冲激响应，其Z域内表达式：10 *Lky nx nh nx k h nkF(Z)的根确定了滤波器的零点。FIR滤波器也称全零点滤波器。直接形结构

5、框图：每一个乘法器的操作数为一个FIR系数，也称为”抽头权重”。L阶需要L个乘法器和L-1个加法器。FIR的FPGA实现电路倒置结构框图：电路同样需要L个乘法器，L-1个加法器，但不需要给输入提供移位寄存器。FIR的FPGA实现电路FIR的FPGA实现电路分布式DA算法：电路查找输入信号的具体位B通过所有系数的乘积和，需要一个查找表和附带的累加器。DA算法所需资源很少，但运算速度较慢。并行分布式DA算法：电路对应输入抽头信号的第一个具体位B查找所有系数的乘积和，然后再利用加法树将结果相加。电路需要一个多个查找表和累加器。所需资源多，但运算速度较快。高阶分布式DA算法：将输入信号分组，每组按具体位B查找乘积和，最后将结果相加。FIR滤波器中的乘法器可以采用各种乘法电路，传统的移位相加，查找表查找乘法结果，BOOTH乘法器结构，或者将乘法系数变换为CSD码简化乘法运算等。FIR滤波器经常采用流水线结构，流水线技术可以提高运算速度。动态系数的FIR滤波器、自适应滤波器，有符号数，浮点数等的FIR运算，神经网络，插值与抽取快行FIR滤波器、CIC滤波器等FIR滤波器结构。