IC工艺技术6-外延课件.pptx
- 【下载声明】
1. 本站全部试题类文档,若标题没写含答案,则无答案;标题注明含答案的文档,主观题也可能无答案。请谨慎下单,一旦售出,不予退换。
2. 本站全部PPT文档均不含视频和音频,PPT中出现的音频或视频标识(或文字)仅表示流程,实际无音频或视频文件。请谨慎下单,一旦售出,不予退换。
3. 本页资料《IC工艺技术6-外延课件.pptx》由用户(晟晟文业)主动上传,其收益全归该用户。163文库仅提供信息存储空间,仅对该用户上传内容的表现方式做保护处理,对上传内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(点击联系客服),我们立即给予删除!
4. 请根据预览情况,自愿下载本文。本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
5. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007及以上版本和PDF阅读器,压缩文件请下载最新的WinRAR软件解压。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- IC 工艺技术 外延 课件
- 资源描述:
-
1、集成电路工艺技术讲座第六讲外延工艺Epitaxy外延技术讲座提要外延技术讲座提要 外延工艺简述 外延的某些关键工艺 几种常见外延炉性能比较 外延工艺及设备的展望一、外延工艺简述一、外延工艺简述1.外延的含意 Epitaxy是由希腊词来的表示在上面排列 upon to arrange。外延的含意是在衬底上长上一层有一定厚度一定电阻率及一定型号的单晶。外延是一种单晶生长技术但又不同于拉晶、也不同于一般的CVD。2.外延的优点外延的优点 减少串联电阻 简化隔离技术 消除CMOS的可控硅效应 可以根据器件的要求,随心所欲地生长,各种不同型号,不同电阻率和厚度的外延层。CMOS电路的电路的latch-u
2、p效应效应用重掺衬底加外延可以减小这效应RsRw3.外延沉积的原理外延沉积的原理1)反应式 SiHX1CLY+X2H2 Si+YHCL2)主要外延生长源硅源生长速率m/m生长温度允许含氧量sicl40.4-1.51150-12005-10ppmsihcl30.4-31100-12005-10ppmsih2cl20.4-21050-11505ppmsih40.1-0.3950-10502ppm(Y=X1+2X2)4.外延工艺过程外延工艺过程 装片 赶气 升温 恒温(850C)烘烤6 升温(1200)HCL腐蚀 赶气 外延沉积 赶气并降温 N2赶气(3)取片10203040506070800200
3、40060080010001200温度时间(分)腐 蚀外 延赶 气5.HCL腐蚀的作用腐蚀的作用 清洁表面减少缺陷 减少前工艺所引入的损伤,降低和消除晶体缺陷 HCL的腐蚀量约0.2-0.4,我们选用腐蚀速率为0.06/m 时间4约去除0.24。6.外延掺杂外延掺杂 掺杂源:N型:PH3/H2 AS3/H2 P型:B2H6/H2 掺杂方式:source%=inject%diluent%=100%-inject%掺杂计算 Test/Target=DNTarget/DNTest 实际的修正 由于有自掺杂因此实际掺杂量还应减去自掺杂的量7.外延参数测定外延参数测定 晶体缺陷:层错,位错,滑移线,点缺
4、陷,颗粒,雾,小丘 分析手段:显微镜、干涉相衬显微镜、uv灯 、扫描电镜、表面沾污扫描仪 1)外延表面缺陷的显示和测试外延表面缺陷的显示和测试缺陷的显示缺陷的显示 对于(111)取向:Sirtl:HF:5m CrO3=1:1 对于(100)取向:Wright:a.45gCrO3+90mlH2O b.6gCU(NO3)+180mlH2O c.90mlHNO3+180mlHAC+180mlH a:b:c=1:1:1 染色腐蚀液:HF:HNO3:HAC=1:3:72)电阻率测试 三探针:n/n+p/p+探针接触电阻大 四探针:p/n n/p 当在界面有低阻过渡区时测试不准 SRP:n/n+p/p+n
5、/p p/n 要求知道衬底型号与取向,否则测试不准 C-V:n/n+p/p+n/p p/n 要求严格的表面清洁处理四探针srpSrp还可测浓度(或电阻率)与结深的关系,可看过渡区宽度,是一个很好的分析测试手段基区太深使击穿下降基区太深使击穿下降基区结深合理击穿提高基区结深合理击穿提高3)厚度测试厚度测试 磨角染色再用干涉显微镜测厚度 层错法:对于(111)T=0.816L 对于(100)T=0.707L 红外测厚仪:范围0.25-200微米 精度0.02微米 滚槽法:T=(X-Y)/D YxDLL二、外延的一些关键工艺二、外延的一些关键工艺1.外延的图形漂移pattern shift -对于(
6、111)晶体在与110定位面垂直的方向发生图形漂移。-产生原因是外延的反应产物HCL,择优腐蚀埋层边缘,使埋层图形产生位移。-危害性:使光刻无法对准,从而影响电学特性。-关键:要知道漂移量,同时要控制各炉子相同。外延图形漂移的测定用滚槽法测用滚槽法测shift由于漂移由于漂移.使光刻套准差使光刻套准差.造成电学性能变差造成电学性能变差案例分析案例分析7800上下片因温度不均匀造成shift不同,引起电学参数不同。上片漂移小纠偏过头下片纠偏较正确2.图形畸变图形畸变Distortion 外延后图形增大或缩小,变模糊,甚之消失。图形边缘不再锐利。畸变原因:主要是HCL腐蚀硅片表面,在台阶处,由于取
7、向不同使各方向腐蚀速率不同结果产生畸变。SHIFT对称变大对称变大非对称畸变非对称畸变对称变小对称变小图形消失图形消失外延后图形严重畸变对于(111)晶片,取向对畸变影响很大畸变小畸变小畸变严重畸变严重轻微畸变使图形边缘模糊,使光刻困难轻微畸变使图形边缘模糊,使光刻困难轻微畸变水平方向变宽,光刻机不能识别硅源中氯原子的含量上对硅源中氯原子的含量上对shift的影响的影响012340.00.10.20.30.4shift含氯 原子(111)(100)温度对温度对shift的影响的影响1140116011801200122012400.00.10.20.30.40.50.60.70.80.91.0
8、1.1SHIFT(111)(100)温度生长速率对shift的影响0.30.40.50.60.70.80.30.40.50.60.70.8shiftGroth rate(111)减少畸变和漂移的方法减少畸变和漂移的方法 选用低氯的源。温度升高畸变减少 降低外延压力(采用减压外延)降低生长速率(减少氯含量)对于(111)取向偏离3-4(向最近的110方向)增加H2流量2.掺杂与自掺杂掺杂与自掺杂 D总掺杂=D掺杂+D自掺杂 当D自掺量100cm N+=18-26cm 掺杂外延:DN=60cc 陪片=11cm N=4.4*1014 N+=7cm N=5.5*1014 自掺杂量:=1.1*1014不
9、同的加热方式可以产生不同的自掺杂结果不同的加热方式可以产生不同的自掺杂结果1.感应加热的特点是基座的温度高于硅片温度,外延过程使基座上的硅向硅片背面转移,使重掺衬底的杂质封住,减少自掺杂。2.红外加热的相反:硅片的温度高于基座,外延时硅片背面的硅和杂质原子在向基座转移过程中跑出来形成自掺杂。所以红外加热要比感应加热自掺杂要严重,过渡区也差一些 T2 T3 T4基座温度T1T1T2T3T4感应加热外延的过渡区外延的过渡区 1)过渡区的定义:在外延与衬底界面 外延电阻率差二个 数量级 2)过渡区宽度对器件的影 响:过渡区小-好 3)影响过渡区的因素:a衬底外扩散 b自掺杂 c外延主掺杂 c b a
10、以以P/P+为例减少自掺杂的试验为例减少自掺杂的试验 外延条件外延条件 外延结果外延结果 1.衬底电阻率 0.01 CM 40 CM 0.023 95 2.予烘烤问题 1220C 95 1200 85 1180 65 3.沉积速率 1.5/M 90 1.0 75 0.5 36 4.沉积温度 1060C 95 1080 50 1100 6 5.背封 1 SIO2 150减少自掺杂的方法减少自掺杂的方法 背封 掺sb的衬底比掺As的自掺杂小 不同外延炉自掺杂不同 减压外延 采用大量的H2赶气,可减少自掺杂 采用二步法外延 3.外延表面缺陷外延表面缺陷 常见缺陷有:层错、位错、滑移线、雾、小丘、桔皮
展开阅读全文