《数电》课件[112页].ppt

1、数字电子技术第三章中国人民大学出版社数字电子技术第三章教 学 目 标u1.掌握组合逻辑电路的分析方法和设计方法。u2.熟悉常用中规模集成组合逻辑电路的工作原理。u3.能够用中规模集成电路实现组合逻辑函数。数字电子技术第三章典型应用电路图3-1 74LS148微控制器报警编码电路SYEXYS数字电子技术第三章 图3-1是一个微控制器报警编码电路，利用74LS148 编码器监视8个液罐的液面高度。若8个液罐中的任何一个的液面超过预定高度时，其液面传感器便输出一个低电平信号到编码器的输入端。Intel8051是一个微控制器，编码器输出的3位二进制代码到微控制器，Intel8051的 端接收到一个低电

2、平时，就运行报警处理程序并作出响应反应，完成报警。图中74LS148就是本章要介绍的8-3线优先编码器。0INT数字电子技术第三章3.1 3.1 组合逻辑电路概述组合逻辑电路概述 数字电路按逻辑功能可分为两大类，即组合逻辑电路和时序逻辑电路。本章介绍组合逻辑电路，简称组合电路。1.组合逻辑电路的功能特点所谓组合逻辑电路指电路在任意时刻的输出只取决于该时刻的输入，与电路原来的状态无关。数字电子技术第三章 组合逻辑电路可以有一个或多个输入，也可以有一个或多个输出。图3-2所示为一个多输入多输出的组合电路框图。图3-2 组合逻辑电路框图数字电子技术第三章ij1A2AiA1L2LiL、电 路 有 路

3、输 入 端，路 输 出 端，其 中中 、是 输 入 信 号（变量），、是输出信号（逻辑函数）输 入 输 出 的 关 系 可 以 表 示 为1112iLfAAA、.2212iLfAAA、.12iiiLfAAA、.（3-1）数字电子技术第三章2.组合逻辑电路的结构特点 组合逻辑电路中不包含有记忆功能的元件，全部由与门、或门、与非门、或非门等逻辑门组合而成。电路中不存在输出到输入的反馈通路，因此输出状态不影响输入状态。数字电子技术第三章3.2 3.2 小规模集成门电路构成的组合小规模集成门电路构成的组合电路的分析与设计电路的分析与设计3.2.13.2.1组合逻辑电路的一般分析方法组合逻辑电路的一般分

4、析方法 所谓逻辑电路的分析，就是找出给定逻辑电路输出和输入之间的逻辑关系，并指出电路的逻辑功能。分析过程一般按下列步骤进行：数字电子技术第三章 （1）根据给定的逻辑电路，从输入端开始，逐级推导出输出端的逻辑函数表达式并根据公式法或卡诺图法化简或转换逻辑函数表达式。（2）根据输出函数表达式列出真值表。（3）根据真值表对电路进行分析，概括出电路的逻辑功能。数字电子技术第三章例例3-1：分析图3-3所示组合逻辑电路的逻辑功能。&P2P1P3FABC图3-3 例3-1的逻辑电路数字电子技术第三章 解析：解析：图3-3是由四个与非门组成的二级组合逻辑电路。组合电路中的级数是指从某一输入信号变化到引出输出

5、也发生变化所经历的逻辑门的最大数目。通常将输入级作为第一级，顺序推之。从输入端开始，根据器件的基本功能，逐级推导出输出端的表达式，按照逻辑电路分析的步骤依次进行分析。数字电子技术第三章1P2P3P1PAB2PBC3PAC123.FP P PAB BC ACABBCAC 解：第一步：解：第一步：根据给出的逻辑图，逐级推导出输出端的逻辑函数表达式，为了写表达式方便，借助中间变量 、。，第二步：第二步：列真值表，如表3-1所示。数字电子技术第三章表3-1 例3-1的真值表第三步：第三步：确定电路功能。由真值表可以看出，在三个输入变量中，只要有两个或两个以上的输入变量为1，则输出函数F为1，否则为0，

6、它表示了一种“少数服从多数”的逻辑关系。因此可以将该电路概括为：三变量多数表决器。A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111数字电子技术第三章例例3-2：组合电路如图3-4所示，分析该电路的逻辑功能。图3-4 例3-2的逻辑电路图数字电子技术第三章 解析：解析：图3-4是由与非门、与门、或门组成的三级组合逻辑电路。从输入端开始，根据器件的基本功能，逐级推导出输出端的表达式，按照逻辑电路分析的步骤依次进行分析。解：第一步：解：第一步：由逻辑图逐级写出逻辑表达式。为了写表达式方便，借助中间变量P，并进行化简。PABCLAPBPCPA

7、ABCBABCCABCLABC ABCABCABCABCABC数字电子技术第三章A B CL0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 101111110第二步：第二步：由表达式列出真值表。表3-2 例3-2的真值表数字电子技术第三章第三步：第三步：确定电路功能 当A、B、C三个变量不一致时，电路输出为“1”，所以这个电路称为“不一致电路”。用文字描述逻辑电路的功能这一步对初学者用文字描述逻辑电路的功能这一步对初学者来说有一定的困难，然而通过多练习，多接触逻辑来说有一定的困难，然而通过多练习，多接触逻辑学问题，也不难掌握。学问题，也不难掌握。数字电子技术第三章

8、3.2.2组合逻辑电路的一般设计方法组合逻辑电路的一般设计方法 组合逻辑电路的设计是根据给定的逻辑要求的文字描述或者对逻辑功能的逻辑函数的描述，在特定的条件下，找出用最少的逻辑门实现给定逻辑功能的设计方案，并画出逻辑电路图。根据所用器件不同，可以采用小规模集成门电路来实现，也可以采用中规模集成器件或可编程逻辑器件实现。数字电子技术第三章 本节只讨论采用小规模集成门电路构成组合逻辑电路的设计方法。组合逻辑电路的设计方法和步骤如下：（1）分析设计要求，进行逻辑抽象。分析给定实际逻辑问题的因果关系，根据给定的要求确定输入变量和输出变量，并对它们进行逻辑赋值，即确定“0”和“1”代表的含义。（2）根据

9、给定的逻辑要求建立真值表（实际上是用真值表描述逻辑功能要求）；（3）根据真值表写出逻辑表达式并化简和转换；（4）根据逻辑表达式画出逻辑电路图。数字电子技术第三章 （1）、（2）两步是组合逻辑电路设计中最关键的两步，如果这两步错了，设计出来的电路也就不能满足设计要求。这一点特别重要，应该引起足够的重视。数字电子技术第三章 例例3-4：某产品有A、B、C、D四种指标，其中A为主指标。当包含A在内的三项指标合格时，产品属正品，否则为废品。设计产品质量检验器。要求用与非门实现。解析解析：根据组合逻辑电路的设计方法和步骤，第一步先对设计要求进行分析，得出逻辑关系，确定输入输出变量，并进行逻辑赋值；第二步

10、根据给定的逻辑要求列出真值表；第三步根据真值表写出逻辑表达式并进行化简和转换；第四步根据最后得出的表达式画出逻辑电路图。数字电子技术第三章 解：第一步：解：第一步：用Y表示产品。A、B、C、D为1时表示合格，为0表示不合格。第二步：第二步：根据逻辑要求列真值表，如表3-3所示。数字电子技术第三章A B C DY0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10000000000010111表3-3 例3-4的真值表数字电

11、子技术第三章YABCDABCDABCDABCDYABDACDABC.YABD ACD ABC第三步第三步：得出表达式：化简表达式，有：化成与非形式：数字电子技术第三章第四步：第四步：画出逻辑电路图图3-5 例3-4的逻辑电路图数字电子技术第三章 例例3-5：旅客列车分特快、直快和普快，并依此为优先通行次序。某站在同一时间只能有一趟列车从车站开出，即只能给出一个开车信号，试画出满足上述要求的逻辑电路。解析：解析：根据组合逻辑电路的设计方法和步骤，第一步先分析题意，得出逻辑关系，确定输入输出变量，并进行逻辑赋值；第二步根据给定的逻辑要求列出真值表；第三步根据真值表写出逻辑表达式并进行化简和转换；第

12、四步根据最后得出的表达式画出逻辑电路图。数字电子技术第三章AYBYCY 解：第一步：解：第一步：设A、B、C分别代表特快、直快、普快三种旅客快车，三种车的开车信号分别为、。第二步：第二步：列真值表A B C YA YB YC0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 00 0 10 1 00 1 01 0 01 0 01 0 01 0 0表3-4 例3-5的真值表数字电子技术第三章AABCCABCBACBAYAABABCACBAYBBACBAYCCBA第三步第三步：得出表达式并化简 数字电子技术第三章第四步：第四步：画出逻辑电路图图3

13、-6 例3-5的逻辑电路图说明：组合逻辑电路的设计常可看作组合逻辑电路的分析的逆过程。YB数字电子技术第三章3.3常用的中规模组合逻辑模常用的中规模组合逻辑模块及其应用块及其应用 常用的组合逻辑电路有编码器、译码器、数据选择器、运算器、比较器等，它们在各类数字系统中经常大量的被采用。为了使用方便，目前已将这些电路的设计标准化，并由厂家制成了中、小规模单片集成电路产品。数字电子技术第三章3.3.1编码器编码器 编码就是将特定含义的输入信号（文字、数字、符号等）转化成二进制代码的过程。实现编码操作的数字电路称为编码器。按照编码方式的不同，编码器可分为普通编码器和优先编码器。按照输出代码种类的不同，

14、可分为二进制编码器和非二进制编码器。1.1.二进制编码器二进制编码器 用n位二进制代码对N=2n个信号进行编码的电路，叫做二进制编码器。数字电子技术第三章 这种编码器有一个特点:任何时刻只允许输入一个有效信号，不允许同时出现两个或两个以上的有效信号，即输入是一组有约束（即相互排斥）的变量。常用的有4-2线、8-3线、16-4线编码器。图3-7为三位二进制编码器。图3-7 三位二进制编码器 数字电子技术第三章 输入是8个需要编码的信号，分别用I0、I1、I7表示；输出是3位二进制编码，分别用Y2、Y1、Y0表示。其中，I0、I1、I7是一组互相排斥的变量，表3-5为其简化编码真值表。输 入输 出

15、Y2 Y1 Y0I0I1I2I3I4I5I6I70 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1表3-5 三位二进制编码器的真值 数字电子技术第三章24567YIIII12367YIIII01357YIIII由真值表可得逻辑式为：（3-2）数字电子技术第三章245674567.YIIIII I I I123672367.YIIIII I I I013571357.YIIIII I I I把逻辑式进行转化，用与非门实现，输入采用非变量形式，图3-8为其逻辑电路图。图3-8 三位二进制编码器的逻辑电路（3-3）数字电子技术第三章2.二二十进制编码器十进制编码器 二十

16、进制编码器是指用四位二进制代码表示十进制数0-9的编码电路，也称10线4线编码器。最常见的是8421BCD码编码器，如图3-9所示。其中，输入的10个数码分别用I0、I1、I9表示（其中I0是隐含的）,输出的8421BCD码分别采用Y3、Y2、Y1、Y0表示,则真值表如表3-6所示。数字电子技术第三章图3-9 8421BCD码编码器数字电子技术第三章输 入输 出Y3 Y2 Y1 Y0I0（0）I1（1）I2（2）I3（3）I4（4）I5（5）I6（6）I7（7）I8（8）I9（9）0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11

17、 0 0 01 0 0 1表3-6 二十进制编码器的真值表 数字电子技术第三章3.优先编码器优先编码器 一般编码器在工作时仅允许有一个输入信号，如果两个或两个以上的信号同时输入时，则编码器输出就会出错。优先编码器是当多个输入端同时有信号时，电路只对其中优先级别最高的信号进行编码，不理睬级别低的信号。在编码时根据轻重缓急，规定好输入信号的优先级别。数字电子技术第三章1Y2Y 例例3-63-6：电话室有三种电话，按由高到低优先级排序依次是火警电话，急救电话，工作电话，要求电话编码依次为00、01、10。试设计电话编码控制电路。解析：解析：根据题意知，同一时间电话室只能处理一部电话，假如用A、B、C

18、分别代表火警、急救、工作三种电话，当优先级别高的电话响时，低级别的电话则不起作用，按照逻辑电路分析的步骤依次进行分析。解：第一步：解：第一步：设电话铃响用1表示，铃没响用0表示。信号不起作用表示；用 表示输出编码。数字电子技术第三章 A B CY2 Y1 1 0 1 0 0 10 0 0 11 0第三步：第三步：得出逻辑表达式表3-7 例3-6的真值表第二步：第二步：列真值表2YABC1YAB数字电子技术第三章第四步：第四步：画优先编码器逻辑图如图3-10所示。图3-10 例3-6的电路图&11ABY1CY2Y2Y1数字电子技术第三章07IISEXYSY 常用的二进制集成编码器74LS148就

19、是一个8-3线优先编码器，此编码器为了便于级联扩展，还增加了使能控制端和扩展输出端。74LS148的符号图和管脚图如图3-11所示。图中，为输入信号端，是使能输入端，和 是用于编码器扩展功能的输出端。(a)符号图 (b)管脚图 图 3-11 74LS148优先编码器数字电子技术第三章S7I6I5I4I3I2I1I0I2Y1Y0YEXYSY输入使能端输入输出扩展使能输出11111101111111111110000000101000101011001001011100110101111010001011111010101011111101100101111111011101表 3-8 优先编码器

20、74LS148的真值表74LS148的真值表如表3-8所示。数字电子技术第三章 当编码对象的状态比较多时，则可用基本芯片的多级连接进行编码位数的扩展。例如，可用两片74LS148扩展成一个164线优先编码器，如图3-12所示。图 3-12 74LS148优先编码器数字电子技术第三章815AASYSY07AAEXYEXYEXYEXY815AA 由图3-12可以看出，当高位片使能端为0时，允许对输入 编码，且高位扩展端 为1，则低位使能端为1，因此高位片编码时，低位片禁止编码。但若 都为高电平，即均无有效信号输入时，则高位 为0，即低位使能端为0，从而允许低位片对输入 编码。高位片的 作为编码输出

21、的第四位，当高位无信号时，输出 为1；相反，当高位信号输入时，则编码第四位输出 为0，这样恰好 可以用作编码器四位二进制代码的最高位。数字电子技术第三章3.3.2译码器译码器 把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。译码是编码的逆过程。译码器的使用场合颇为广泛，例如数字仪表中的各种显示译码器，计算机中的地址译码器、指令译码器，通信设备中由译码器构成的分配器，以及各种代码转换的译码器等。本节将分别介绍二进制译码器、二进制译码器和数字显示译码器，它们是三种最典型、使用最广泛的译码电路。数字电子技术第三章1.1.二进制译码器二进制译码器 把二进制代码的各种状态，按照

22、原意翻译成对应输出信号的电路，叫做二进制译码器。（1）3位二进制译码器 图3-13所示为3位二进制译码器的示意框图。输入是3位二进制代码A2、A1、A0，输出是其状态译码Y0-Y7。图3-13 3位二进制译码器 数字电子技术第三章表3-9所示为3位二进制译码器的真值表。输 入输 出A2A1A0Y0Y1Y2Y3Y4Y5Y6Y70001000000000101000000010001 000000110001000010000001000101000001001100000001011100000001表3-9 3位二进制译码器的真值表数字电子技术第三章（2）写出各输出函数表达式：由表3-9可以直

23、接得出：0210YA A A1210YA A A2210YA A A3210YA A A4210YA A A5210YA A A6210YA A A7210YA A A 数字电子技术第三章根据上述逻辑表达式画出逻辑电路图，如图3-14所示：&1 1 1 A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 图3-14 3位二进制译码器的与门逻辑电路数字电子技术第三章 如果把图3-14所示电路中的与门换成与非门，同时把输出信号写成反变量，那么所得到的就是由与非门构成的输出反变量（低电平有效）的3位二进制译码器。如图3-15所示。图3-15 3位二进制译码器的与非门逻辑电路数字电子技术

24、第三章 （2）74LS138集成3线8线译码器 3位二进制译码器又叫做3线8线译码器，因为它有三根输入代码线，8根输出信号线。将图3-15所示的电路做成集成电路的形式，就就得到集成3线-8线译码器74LS138。图3-16所示为74LS138集成3线8线译码器的引脚排列图和逻辑功能示意图。数字电子技术第三章(a)管脚图 (b)符号图 图 3-16 74LS138集成3线8线译码器数字电子技术第三章 A2、A1、A0为二进制译码输入端，为译码输出端（低电平有效），、为使能输入端。当 ，时，译码器处于工作状态；否则，译码器处于禁止状态。其真值表3-10所示。07YY1G2AG2BG、11G 220

25、ABGG，其中：222ABGGG数字电子技术第三章0Y1Y2Y3Y4Y5Y6Y7Y输 入输 出使 能选 择A2A1A01 111111110 11111111100001111111010001111111011001011111011100111111011110100111011111010111011111101101011111110111011111111G表3-10 3位二进制译码器的真值表2BG数字电子技术第三章2.二二进制译码器进制译码器把十进制数的二进制代码（即BCD码，一般多用8421BCD码）翻译成对应的10个输出信号的电路，称为二-十进制译码器。这种译码器的输入端有4个

26、，分别输入4 位BCD二进制代码的各位，输出端有10个，所以又称为4线-10线译码器。每当输入一组BCD码时，10个输出端中对应该二进制数的输出端就输出高或低电平，而其它输出端保持原有的高或低电平。表3-11为8421BCD码4线10线译码器的逻辑真值表。数字电子技术第三章输 入输 出A3 A2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y90 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 0 0 0 0 0 0 0 00 1 0 0 0 0 0 0 0 00 0 1 0 0

27、 0 0 0 0 00 0 0 1 0 0 0 0 0 00 0 0 0 1 0 0 0 0 00 0 0 0 0 1 0 0 0 00 0 0 0 0 0 1 0 0 00 0 0 0 0 0 0 1 0 00 0 0 0 0 0 0 0 1 00 0 0 0 0 0 0 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1 表3-11 8421BCD码4线10线译码器的逻辑真值表数字电子技术第三章由表3-11所示真值表，可以得出：03210YA A A A13210YA A A A23210YA A A A33210YA A A A43210YA

28、A A A53210YA A A A63210YA A A A73210YA A A A83210YA A A A93210YA A A A （3-5）数字电子技术第三章 根据上述逻辑表达式画出逻辑电路图，如图3-17所示。当输入出现1010-1111无效码时，电路输出恒为1，不会出现乱码干扰。图3-17 8421BCD码4线10线译码器的逻辑电路数字电子技术第三章 常用的4线10线集成译码器为7442。图3-18为的引脚排列图和逻辑功能示意图。另外74LS43、74LS44、CC4028等也可以实现4线10线译码的功能。(a)管脚图 (b)符号图 图 3-18 4线10线集成译码器7442数

29、字电子技术第三章3.3.数字显示译码器数字显示译码器 在数字电路中，常常需要将数字、字母、符号的二进制编码翻译并直观的显示出来，供人们读取或监视系统的工作情况。能够实现显示数字、字母、符号的器件称为数字显示器。能把数字、字母、符号的二进制编码翻译成数字显示器所能识别的信号的译码器称为数字显示译码器。由于显示器件河显示方式的不同，其译码电路也不同。显示器件按照发光物质的不同可分为半导体发光二极管（LED数码管）、液晶显示器（LCD数码管）和荧光数码管等。目前应用最广泛的是LED数码管和LCD数码管。数字电子技术第三章 （1）LED数码管 LED数码管就是将七个发光二极管（加小数点为八个）按一定的

30、方式排列起来，如图3-19所示。七段a、b、c、d、e、f、g（小数点DP）各对应一个发光二极管，利用不同发光段的组合，显示不同的阿拉伯数字。按内部连接方式不同，七段数字显示器分为共阴极和共阳极两种，如图3-20所示。半导体显示器的优点是工作电压较低（1.53V）、体积小、寿命长、亮度高、响应速度快、工作可靠性高。缺点是工作电流大，每个字段的工作电流约为10mA左右。数字电子技术第三章fabcdegDPdcDPCOMegbaCOMf(a)显示器 (b)段组合图 图3-19 七段数字显示器及发光段组合图数字电子技术第三章COMCOMaabbccddeeffggDPDP(a)共阳极接法 (b)共阴

31、极接法图3-20 半导体数字显示器的内部接法数字电子技术第三章 （2）LCD数码管 液态晶体简称液晶，是一种有机化合物。液晶显示器是一种被动显示就、器件，本身不发光。它的显示原理为：无外加电场作用时，液晶分子排列整齐，入射的光线绝大部分被反射回来，液晶呈透明状态，不显示数字；当在相应字段的电极上加电压时，液晶中的导电正离子作定向运动，在运动过程中不断撞击液晶分子，破坏了液晶分子的整齐排列，液晶对入射光产生散射而变成了暗灰色，于是显示出相应的数字。当外加电压断开后，液晶分子又将恢复到整齐排列状态，字形随之消失。LCD数码管得主要优点为工作电压低，功耗极小，但存在显示欠清晰，响应速度慢的缺点。数字

32、电子技术第三章 （3）集成七段译码器74LS48 七段显示译码器74LS48是一种与共阴极数字显示器配合使用的集成译码器，图3-21所示为74LS48的引脚图。它的功能是将输入的4位二进制代码转换成显示器所需要的七个段信号a-g。16 15 14 13 12 11 10 9 74LS48 1 2 3 4 5 6 7 8 VCC f g a b c d e A1 A2 LT BI/RBO RBI A3 A0 GND 图3-21 74LS48的引脚图数字电子技术第三章 在74LS48中设置了一些辅助端。这些辅助端的功能如下：试灯输入端 ：低电平有效。当 时，数码管的七段应全亮，与输入的译码信号无关

33、。本输入端用于测试数码管的好坏。动态灭零输入端 ：低电平有效。当 且译码输入全为0时，该位输出不显示，即0字被熄灭；当译码输入不全为0时，该位正常显示。本输入端用于消隐无效的0。如数据0034.50可显示为34.5。LT0LT RBI1LT 0RBI 数字电子技术第三章灭灯输入/动态灭零输出端：这是一个特殊的端钮，有时用作输入，有时用作输出。当作为输入使用，且为0时，数码管七段全灭，与译码输入无关。当作为输出使用时，受控于 和 ，当 并且 ，时，灭灯输入/动态灭零输出端为0。其它情况下都为1。本端钮主要用于显示多位数字时，多个译码器之间的连接。LTRBI1LT 0RBI 数字电子技术第三章3.

34、3.3数据选择器数据选择器 在多路数据传送过程中，能够根据需要将其中任意一路挑选出来的电路，叫做数据选择器。数据选择器又称多路选择器(Multiplexer，简称MUX)，图3-22(a)所示，它有n位地址输入、2n位数据输入、1位输出。每次在地址输入的控制下，从多路输入数据中选择一路输出，其功能类似于一个单刀多掷开关，也称为多路选择器、多路开关，如图3-22(b)所示。常见的数据选择器根据输入端的个数可分为有四选一、八选一、十六选一等。数字电子技术第三章(a)数据选择器 (b)多路开关 图3-22 数据选择器及其功能等效图数据选择器D0D1D2n-1FA0A1An-1FD0D1D2n-1-1

35、-1数字电子技术第三章1.四选一数据选择器四选一数据选择器 图3-23所示为四选一数据选择器的逻辑电路图和逻辑符号，其真值表见表3-12。其中D0D3是数据输入端，也称为数据通道；A1、A0是地址输入端，或称选择输入端；Y是输出端；E是使能端，低电平有效。当E=1时，输出Y=0，即无效，当E=0时，在地址输入A1、A0的控制下，从D0-D3中选择一路输出。数字电子技术第三章&1Y1111D1D2D3D0A0A1E4选1MUXYA0A1D1D0D3D2E(a)逻辑电路图 (b)逻辑符号 图3-23 四选一数据选择器数字电子技术第三章EA1A2Y000D0001D1010D2011D310表3-1

36、2 四选一数据选择器的逻辑真值表 当E=0时，4选1 MUX的逻辑功能还可以用以下表达式表示：式中，m i是地址变量A1、A0所对应的最小项，称地址最小项。31001011021030iiiYA A DAA DA A DAA DmD（3-6）数字电子技术第三章2.集成数据选择器集成数据选择器 74LS151是一种典型的集成8选1数据选择器，其管脚排列图如图3-24所示，它共有三个地址输入端A2A1A0，一共可选择D0-D7八个数据，具有互补端 和 ，使能端 。YYS 16 15 14 13 12 11 10 9 74LS151 1 2 3 4 5 6 7 8 VCC D4 D5 D6 D7 A

37、0 A1 A2 D3 D2 D1 D0 Y Y S GND 图3-24 74LS151的引脚图数字电子技术第三章 当使能端 1时，选择器被禁止，无论地址码是什么，Y Y总是等于0；0时，选择器工作。表3-13为74LS151的真值表。SS 表达式为:21002101210221032104210521062107YA A A DA A A DA A A DA A A DA A A DA A A DA A A DA A A D （3-7）数字电子技术第三章SY0D1D2D3D4D5D6D7D输入输出DA2A1A0Y101D00000D0D10010D1D20100D2D30110D3D41000

38、D4D51010D5D61100D6D71110D7表3-13 74LS151的真值表数字电子技术第三章3.3.4加法器加法器 实现多位二进制数相加的电路称为加法器。1.半加器半加器 半加器是只考虑两个加数本身，而不考虑来自低位进位的逻辑电路。表3-14位半加器的真值表。输入变量为A和B，输出变量为和数S和进位数C。输 入输 出A B S C 0 0 0 11 0 1 1 0 0 1 01 00 1表3-14 半加器的真值表数字电子技术第三章SABABABCAB由真值表得出逻辑表达式:（3-8）（3-9）图3-25为半加器的逻辑电路图和逻辑符号。ABCS&=1ABSCCO（a）半加器的逻辑电路

39、图 (b)半加器的逻辑符号 图3-25 半加器数字电子技术第三章2全加器全加器 除了两个一位加数外，还考虑低位进位的加法运算称为全加。完成全加功能的电路称为全加器。全加器有三个输入端 Ai、Bi和 Ci-1，两个输出端Ci和Si。其中Ai和 Bi分别是被加数和加数Ci-1为相邻低位的进位,Si为本位的和Ci为本位的进位。全加器的真值表如表3-15所示。数字电子技术第三章输 入输 出Ai Bi Ci-1Si Ci 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1表3-15 全加器的真值表数字电子技术第三章由真值表直接

40、写出逻辑表达式，再经化简和转换得：1111111iiiiiiiiiiiiiiiiiiiiiiSA BCAB CA B CABCAB CAB CABC11111iiiiiiiiiiiiiiiiiiCABCABCABCABCABAB C (3-10)(3-11)数字电子技术第三章图3-26为全加器的逻辑电路图和逻辑符号。=1=1ABSCiiiiCi-1&1(a)全加器的逻辑电路图 (b)全加器的逻辑符号 图3-26 全加器 数字电子技术第三章3.多位数加法器多位数加法器 两个多位二进制数相加时，因为每一位都是带进位的加法，所以必须采用全加器。图3-27所示为4位串行加法器。图3-27 4位串行加法

41、器 数字电子技术第三章 由图可以看出多位加法器是将低位全加器的进位输出接到高位的进位输入.因此，任一位的加法运算必须在低一位的运算完成之后才能进行，这种方式称为串行进位。所需要全加器的个数等于相加数的位数。这种加法器电路简单，但速度较慢。为了克服串行加法器运算速度慢的缺点，减少由于信号的逐级进位传递带来的延迟时间，可以采用超前进位加法器。这种加法器的主要设计思想使全加器在作加法运算的同时，利用进位产生电路把各进位数也求出来，设法将低位进位输入信号经判断直接送到输出端。这就大大缩短了传输延迟时间，提高了电路运算速度。数字电子技术第三章 3.3.5数值比较器 数值比较器就是对两个位数相同的二进制数

42、A、B进行数值比较，并输出其比较结果（AB、AB、AB）的组合逻辑电路。1.一位数值比较器 比较两个一位二进制数A和B的大小，其结果有AB、AB、AB三种情况。一位数字比较器输入变量是两个比较数A和B，输出FAB、FAB、FAB分别表示AB、AB、AB 三种结果，其真值表如表3-16所示。数字电子技术第三章输 入输 出ABFABFABFAB00110101001001001001表3-16 一位数值比较器的真值表ABABABAB由真值表可得表达式：FAB=FAB=FAB=（3-12）数字电子技术第三章一位数字比较器的逻辑电路如图3-28 所示：图3-28 1位数字比较器数字电子技术第三章2.集

43、成数值比较器集成数值比较器 两个多位数，例如A3A2A1A0 和B3B2B1B0相比较时，必须从高位开始。如果在高位A3B3，则肯定AB；如果A3=B3，再去比较A2和B2，依次类推。74LS85是典型的集成四位二进制数值比较器。其引脚图和逻辑符号如图3-29所示。16 15 14 13 12 11 10 9 74LS85 1 2 3 4 5 6 7 8 VCC A3 B2 A2 A1 B1 A0 B0 B3 AB AB A=B AB 74LS85 IAB B3 A3 B2 A2 B1 A1 B0 A0 IA=B FA=B FAB B3 A3 B2 A2 B1 A1 B0 A0 (a)引脚图

44、(b)逻辑符号图3-29 集成四位二进制数值比较器74LS85数字电子技术第三章输 入 信 号级 联 输 入输 出 A3 B3A2 B2A1 B1A0 B0IABIABIABFABFABFABA3B3100A3B3010A3B3A2B2100A3B3A2B2010A3B3A2B2A1B1100A3B3A2B2A1B1010A3B3A2B2A1B1A0B0100A3B3A2B2A1B1A0B0010A3B3A2B2A1B1A0B0100100A3B3A2B2A1B1A0B0010010A3B3A2B2A1B1A0B0001001表3-17 集成数值比较器74LS85的真值表数字电子技术第三章 图

45、3-30采用串联扩展方式用两片7485实现八位二进制数比较。遵循“高位比较相等再低位比较”的原则。将两个八位二进制数值的低四位通过第（1）片74LS85进行比较，其输入级联IAB、IAB、IAB的取值为001，第（1）片74LS85的比较结果作为第(2)片74LS85的级联输入信号；两个八位二进制数值的高四位通过第(2)片74LS85输入进行比较，其比较结果作为两个八位二进制数值得比较结果输出。数字电子技术第三章图3-30 两片7485串联扩展方式实现八位二进制数比较器 理论上来讲，按照串联扩展方式可以扩展成任何位数的二进制数比较器，但由于这种方式中的比较结果是逐级进位的，工作速度较慢。级联芯

46、片数越多，传递时间越长，工作速度越慢。因此，当扩展位数较多时，常采用并联方式。数字电子技术第三章 （2）并联扩展方式 图3-31所示是采用并联方式用5片74LS85组成的十六位二进制数比较器。将16位按高低位次序分成4组，每组用1片74LS85进行比较，各组的比较是并行的。将每组的比较结果再经1片74LS85进行比较后得出比较结果。这样总的传递时间为两倍的74LS85的延迟时间。若用串联方式，则需要4倍的74LS85的延迟时间。并联扩展比较方式有效地提高了工作速度。数字电子技术第三章图3-31 5片7485并联扩展方式十六位二进制数比较器数字电子技术第三章3.4 用中规模集成电路实现组合逻辑函

47、数用中规模集成电路实现组合逻辑函数 利用集成电路可构成各类逻辑函数，用得较多的是二进制译码器和集成数据选择器。1.译码器的应用译码器的应用 由于二进制译码器的输出为输入变量的全部最小项，即每个输出对应一个最小项，而任何一个逻辑函数都可以变换为最小项之和的形式，因此，用译码器和门电路可以实现任何单输出或多输出的逻辑函数。数字电子技术第三章例例3-7：用集成译码器设计全加器。解析：解析：第一步写出全加器的真值表，得出表达式；第二步选定译码器，并对其输入端进行相应赋值；第三步画出逻辑电路图，得出对应的逻辑函数。解：第一步解：第一步:写出全加器真值表，得出表达式：111112471247iiiiiii

48、iiiiiiSA BCAB CA B CABCmmmmm m m m111135673567iiiiiiiiiiiiiCABCA BCAB CABCmmmmm m m m数字电子技术第三章输 入输 出Ai Bi Ci-1Si Ci 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1表3-18 全加器的真值表数字电子技术第三章第二步第二步:选用集成3线8线译码器74LS138，并且使A2=A、A1=B、A0=Ci-1第三步第三步:画出逻辑电路。图3-32 例3-7的逻辑电路图1247iSY Y Y Y3567iCY Y

49、 Y Y对应的逻辑函数可写为：数字电子技术第三章2.数据选择器的应用数据选择器的应用 例例3-8：试用8选1MUX实现逻辑函数：FABABC 解析：解析：由于逻辑函数的变量个数和数据选择器选择输入端的数目相同，逻辑函数的全部最小项和数据选择器的数据输入端的数目相同，因此可直接用数据选择器来实现函数。第一步先整理函数，得出其最小项表达式，第二步写出8选1MUX的表达式来和函数最小项表达式进行对照，第三步根据对照结果对8选1MUX的输入端进行赋值，第四步画出8选1MUX实现函数F的逻辑图。数字电子技术第三章,1,2,3,4,5,7F A B Cm21002101210221032104210521

50、062107YA A A DA A A DA A A DA A A DA A A DA A A DA A A DA A A D解：第一步解：第一步:整理函数，写出其最小项表达式，第二步第二步:采用8选1MUX的表达式为：数字电子技术第三章第三步第三步:对照数据选择器的表达式，令数据选择器的输入端 ,，且令 则有 。1AB0AC,1234571DDDDDD060DDFY8选1 MUXYA0A2D1D0D3D2D5D4D7D6A1FABC1 第四步第四步:用8选1MUX实现函数F的逻辑图如3-33图示。则对应的逻辑函数可写为：图3-33 例3-8的电路图2AA数字电子技术第三章例例3-9：试用4选