时序电路的分析与设计课件.ppt

1、时序电路的分析与设计 时序电路的分析与设计时序电路的分析与设计 1 1 时序电路概述时序电路概述 2 2 同步时序逻辑电路的分析同步时序逻辑电路的分析 3 3 异步时序电路的分析方法异步时序电路的分析方法 4 4 同步时序电路的设计方法同步时序电路的设计方法 时序电路的分析与设计 1 1 时序逻辑电路概述时序逻辑电路概述 1.1 1.1 时序电路的特点时序电路的特点 逻辑电路分为两类：一类是组合逻辑电路，另一类是时序逻辑电路。在组合逻辑电路中，任一时刻的输出仅与该时刻输入变量的取值有关，而与输入变量的历史情况无关；在时序逻辑电路中，任一时刻的输出不仅与该时刻输入变量的取值有关，而且与电路的原状

2、态，即与过去的输入情况有关。时序电路的分析与设计 与组合逻辑电路相比，时序逻辑电路的特点：1、时序逻辑电路包含组合逻辑电路和存储电路两部分，存储电路具有记忆功能，通常由触发器组成。2、存储电路的状态反馈到组合逻辑电路的输入端，与外部输入信号共同决定组合逻辑电路的输出。组合逻辑电路的输出除包含外部输出外，还包含连接到存储电路的内部输出，它将控制存储电路状态的转移。时序电路的分析与设计 图 6-1 时序逻辑电路的结构框图 存储电路组合逻辑电路x1xnz1zmq1qjy1yk时序电路的分析与设计 在图6-1时序逻辑电路的结构框图中，X（x1,x2,xn）为外部输入信号；Q（q1,q2,qj）为存储电

3、路的状态输出，也是组合逻辑电路的内部输入；Z（z,z2,zm）为外部输出信号；Y（y1,y2,yk）为存储电路的激励信号，也是组合逻辑电路的内部输出。在存储电路中，每一位输出qi(i=1,2,，j)称为一个状态变量，j个状态变量可以组成2j个不同的内部状态。时序逻辑电路对于输入变量历史情况的记忆就是反映在状态变量的不同取值上，即不同的内部状态代表不同的输入变量的历史情况。时序电路的分析与设计 ),(),(),(2121212122212111njnnnnnnmnmnjnnnnnnnnjnnnnnnnqqqxxxfzqqqxxxfzqqqxxxfz ),(),(),(21212121222121

4、11njnnnnnnknknjnnnnnnnnjnnnnnnnqqqxxxgyqqqxxxgyqqqxxxgy ),(),(),(2121121212122121111njnnnknnjnjnjnnnknnnnjnnnnnnnqqqyyyhqqqqyyyhqqqqyyyhq时序电路的分析与设计 其中，第一个方程组称为输出方程，第二个方程组称为驱动方程（或激励方程）,第三个方程组称为状态方程。方程中的上标n和n+1表示相邻的两个离散时间（或称相邻的两个节拍），如 表示存储电路中每个触发器的当前状态（也称现状态或原状态），表示存储电路中每个触发器的新状态（也称下一状态或次状态）。以上三个方程组可写

5、成如下形式：njnnqqq、2111211 njnnqqq、),(),(),(1nnnnnnnnnQYHQQXGYQXFZ时序电路的分析与设计 可以看出：时序逻辑电路某时刻的输出Zn决定于该时刻的外部输入Xn和内部状态Qn；而时序逻辑电路的下一状态Qn+1同样决定于Xn和Qn。时序逻辑电路的工作过程实质上就是在不同的输入条件下，内部状态不断更新的过程。以上三个方程人们习惯写成如下形式：),(),(),(1QYHQQXGYQXFZn时序电路的分析与设计 1.2 1.2 时序电路分类时序电路分类 图 6-2 同步二进制加法计数器 1JC11K1JC11K1JC11K&FF1FF0FF2ZCPQ2Q

6、1Q0时序电路的分析与设计 图 6-3 异步二进制加法计数器 1JC11K1JC11K1JC11K&FF1FF0FF2CPZQ2Q1Q0时序电路的分析与设计 时序电路按输出信号的特点又可以分为米里（Mealy）型和摩尔(Moore)型时序电路两种。Mealy型时序电路的输出函数为 Z=F（X，Q），即某时刻的输出决定于该时刻的外部输入X和内部状态Q，如图6-4所示的Mealy型串行加法器电路。在该电路中，ai、bi为串行数据输入，si为串行数据输出，si=ai+bi+ci-1，或si=ai+bi+Q。Moore型时序电路的输出函数为 Z=F（Q），如图6-5所示的Moore型串行加法器电路。在

7、该电路中串行数据输出si=Q1。Mealy型串行加法器电路和Moore型串行加法器电路具有相同的逻辑功能，但Moore型串行加法器电路的输出比Mealy型串行加法器的输出迟一个节拍。时序电路的分析与设计 图 6-4 Mealy型串行加法器电路 CICO1DC1CPCi 1aibiSiFFCiQ时序电路的分析与设计 图 6-5 Moore型串行加法器电路 CICO1DC1CPCi1aibiSiFF01DC1FF1Ci(Si)Q0Q1时序电路的分析与设计 1.3 1.3 时序电路的功能描述时序电路的功能描述 1.1.逻辑方程式逻辑方程式),(),(),(1QYHQQXGYQXFZn时序电路的分析与

8、设计 2.2.状态转移表状态转移表 状态转移表也称状态迁移表或状态表，是用列表的方式来描述时序逻辑电路输出Z、次态Qn+1和外部输入X、现态Q之间的逻辑关系。表 6-1 Mealy型时序电路状态表 时序电路的分析与设计 表 6-2 Moore型时序电路状态表 时序电路的分析与设计 表 6-3 Moore 型电路简化状态表 时序电路的分析与设计 3.3.状态图状态图 图 6-6 时序逻辑电路状态图 0001111001/111/000/011/010/111/001/100/011/000/110/110/100/101/101/110/1X1X0/ZQ1Q0(a)00/001/010/011/

9、1(b)Q1Q0/Z11110000X000001010011111110101100Q2Q1Q0(c)时序电路的分析与设计 4.4.时序图时序图 时序图即为时序电路的工作波形图，它以波形的形式描述时序电路内部状态Q、外部输出Z随输入信号X变化的规律，其具体画法将在下面讨论。以上几种同步时序逻辑电路功能描述的方法，各有特点，但实质相同，且可以相互转换，它们都是同步时序逻辑电路分析和设计的主要工具。时序电路的分析与设计 2 2 同步时序逻辑电路的分析同步时序逻辑电路的分析 2.1 2.1 同步时序逻辑电路的一般分析方法同步时序逻辑电路的一般分析方法 根据逻辑图求出时序电路的输出方程和各触发器的激

10、励方程。根据已求出的激励方程和所用触发器的特征方程，获得时序电路的状态方程。根据时序电路的状态方程和输出方程，建立状态转移表，进而画出状态图和波形图。分析电路的逻辑功能。时序电路的分析与设计【例 6-1】分析图6-7 所示同步时序电路的逻辑功能。图 6-7 例 6-1 时序逻辑电路 1JC11K1JC11KFF1FF0CP=1X&ZQ1Q1Q0Q0时序电路的分析与设计 求输出方程和激励方程。01011001QQXZQXKJKJ 求状态方程。0000010101010111111)(QQKQJQQQXQQXQQXQKQJQnn时序电路的分析与设计 列状态表，画状态图。表 6-4 例 6-1 时序

11、电路状态表 时序电路的分析与设计 图 6-8 例 6-1 次态与输出卡诺图ZcQbQann)(;)(;)(1011XQ1Q00100011110(a)10101001XQ1Q00100011110(b)00100111XQ1Q00100011110(c)00000001时序电路的分析与设计 图 6-9 例 6-1 状态图 00011011Q1Q01/01/01/11/00/00/00/0X/Z0/0时序电路的分析与设计 画波形图。设Q1Q0的初始状态为00，输入变量X的波形如图6-10第二行所示。根据表6-4状态表即可画出波形图。例如第一个CP来到前X=0，Q1Q0=00，从表中查出 ，因此在

12、画波形时应在第一个CP来到后使Q1Q0进入01。以此类推，即可以画出Q1Q0的整体波形如图6-10第三、四行所示。外部输出 ，它是组合电路的即时输出，只要外部输入或内部状态一变化，外部输出Z就会跟着改变，画波形时要特别注意。011011nnQQ01QQXZ 时序电路的分析与设计 图 6-10 例 6-1 时序图 XQ0Q1Z123456789CP时序电路的分析与设计 逻辑功能分析。从以上分析可以看出，当外部输入X=0时，状态转移按0001101100规律变化，实现模4加法计数器的功能；当X=1时，状态转移按0011100100规律变化，实现模4减法计数器的功能。所以，该电路是一个同步模4可逆计

13、数器。X为加/减控制信号，Z为借位输出。时序电路的分析与设计【例 6-2】分析图6-11 所示同步时序电路的逻辑功能。图 6-11 例 6-2 时序逻辑电路 1DC1FF21DC1FF11DC1FF0CP1Z1Z0Z2时序电路的分析与设计 D2=Q1,D1=Q0，Z2=Q2，Z1=Q1,Z0=Q0 01010QQQQD解：解：求输出方程和激励方程。求状态方程。0101001111212,QQDQQDQQDQnnn时序电路的分析与设计 列状态表，列状态表，画状态图。画状态图。表表 6-5 6-5 例例 6-2 6-2 时序逻辑电路状态表时序逻辑电路状态表 时序电路的分析与设计 图 6-12 例

14、6-2 状态图 000001010101Q2Q1Q0100110011111时序电路的分析与设计 画波形图。图 6-13 例 6-2 波形图 123456CPQ0Q1Q2时序电路的分析与设计 逻辑功能分析。从以上分析可以看出，该电路在CP脉冲作用下，把宽度为T的脉冲以三次分配给Q0、Q和Q2各端，因此，该电路是一个脉冲分配器。由状态图和波形图可以看出，该电路每经过三个时钟周期循环一次，并且该电路具有自启动能力。时序电路的分析与设计 2.2 2.2 典型时序逻辑电路的分析典型时序逻辑电路的分析 1.1.寄存器和移位寄存器寄存器和移位寄存器 1)寄存器 寄存器用于寄存一组二进制代码，它被广泛用于各

15、类数字系统和数字计算机中。因为一个触发器能存储一位二进制代码，所以用n个触发器组成的寄存器能存储一组n位二进制代码。对寄存器中使用的触发器只要求具有置1、置0的功能即可，因而无论是用基本RS结构的触发器，还是用数据锁存器、主从结构或边沿触发结构的触发器，都能组成寄存器。时序电路的分析与设计 (1)二拍接收四位数据寄存器 图6-14是由基本RS触发器构成的二拍接收四位数据寄存器。当清0端为逻辑1，接收端为逻辑0时，寄存器保持原状态。当需将四位二进制数据存入数据寄存器时，需二拍完成：第一拍，发 清 0 信 号（一 个 负 向 脉 冲），使 寄 存 器 状 态 为 0（Q3Q2Q1Q0=0000）；

16、第二拍，将要保存的数据D3D2D1D0送数据输入端（如D3D2D1D0=1101），再送接收信号（一个正向脉冲），要 保 存 的 数 据 将 被 保 存 在 数 据 寄 存 器 中（Q3Q2Q1Q0=1101）。从该数据寄存器的输出端Q3Q2Q1Q0可获得被保存的数据。时序电路的分析与设计 图 6-14 二拍接收四位数据寄存器 RSRSRSRS&清0接收Q3Q2Q1Q0D0D1D2D3&时序电路的分析与设计 (2)单拍接收四位数据寄存器 图6-15是由数据锁存器构成的单拍接收四位数据寄存器。当接收端为逻辑0时，寄存器保持原状态；当需将四位二进制数据存入数据寄存器时，单拍即能完成将要保存的数据D

17、3D2D1D0送数据输入端（如D3D2D1D0=1101），再送接收信号（一个正向脉冲），要保存的数据将被保存在数据寄存器中（Q3Q2Q1Q0=1101）。同样从数据寄存器的输出端Q3Q2Q1Q0可获得被保存的数据。对于功能完善的触发器，如主从JK触发器、维持阻塞式D触发器等，都可构成这类数据寄存器。时序电路的分析与设计 图 6-15 单拍接收四位数据寄存器 C11D接收Q3Q2Q1Q0D0D1D2D3C11DC11DC11D时序电路的分析与设计 2)移位寄存器 对于串行数据，则采用移位寄存器输入并加以保存。移位寄存器的功能和电路形式较多，按移位方向来分有左向移位寄存器、右向移位寄存器和双向移

18、位寄存器；按接收数据的方式可分串行输入和并行输入；按输出方式可分串行输出和并行输出。时序电路的分析与设计 (1)单向移位寄存器 图6-16所示电路是由维持阻塞式D触发器组成的四位单向移位（右移）寄存器。在该电路中，Ri为外部串行数据输入（或称右移输入），Ro为外部输出（或称移位输出），输出端Q3Q2Q1Q0为外部并行输出，CP为时钟脉冲输入端（或称移位脉冲输入端，也称位同步脉冲输入端），清0端信号将使寄存器清0（Q3Q2Q1Q0=0000）。在该电路中，各触发器的激励方程为)2,1,0(,131021323nQDRDQDQDQDRDnnii或 时序电路的分析与设计 图 6-16 四位单向移位(

19、右移)寄存器 1DC1RD1DC11DC1FF3FF1FF2CP1DC1FF0RDRDRDQ2RiQ1Q0Ro清0Q3时序电路的分析与设计 设输入Ri=1011，则清0后在移位脉冲CP的作用下，移位寄存器中数码移动的情况如表6-6所示，各触发器输出端Q3Q2Q1Q0的波形如图6-17所示。表 6-6 移存器数码移动状况 时序电路的分析与设计 图 6-17 移位寄存器工作波形图 12345678CP10111100111RiQ3Q2Q1Q0时序电路的分析与设计(2)双向移位寄存器 图 6-18 四位双向移位寄存器 FF4CP清01DC1RDSD&1FF31DC1RDSD&1FF21DC1RDSD

20、&1FF11DC1RDSD&11接收MQ5D4D3D2D1Q0Q1Q2Q3Q4时序电路的分析与设计 图6-18所示电路是由维持阻塞式D触发器组成的四位双向移位寄存器。在该电路中，Q5为右移串行输入，Q0为左移串行输入，Q1为右移串行输出，Q4为左移串行输出，输出端Q4Q3Q2Q1为并行输出端，CP为移位脉冲输入端，D4D3D2D1为并行数据输入端，M端为工作方式控制端，清0端信号将使寄存器清0（Q4Q3Q2Q1=0000），接收信号将并行输入数据D4D3D2D1写入到移位寄存器中。本电路采用二拍接收并行数据的工作方式。时序电路的分析与设计 由逻辑电路图可以写出组合电路的输出函数和激励函数。对于

21、由k级触发器构成的移位寄存器来讲，其激励函数和次态方程分别为),.,2,1(,11111kiQMMQQQMMQDiiniiii当M=1时，111,iniiiQQQD电路实现右移功能。当M=0时，,111iniiiQQQD电路实现左移功能。时序电路的分析与设计 2.2.计数器计数器 计数器的主要功能是累计输入脉冲的个数。它不仅可以用来计数、分频，还可以对系统进行定时、顺序控制等，是数字系统中应用最广泛的时序逻辑部件之一。计数器是一个周期性的时序电路，其状态图有一个闭合环，闭合环循环一次所需要的时钟脉冲的个数称为计数器的模值M。由n个触发器构成的计数器，其模值M一般应满足2n-1M2n。计数器有许

22、多不同的类型。按时钟控制方式来分，有异步、同步两大类；按计数过程中数值的增减来分，有加法、减法、可逆计数器三类；按模值来分，有二进制、十进值和任意进制计数器。时序电路的分析与设计 表表 6-7 6-7 计数器分类计数器分类 时序电路的分析与设计 1)同步二进制加法计数器 图 6-19 同步二进制加法计数器 1JC11K1JC11K1JC11K&FF3FF1CPZ1JC11KFF0RDRDRDRDRD&FF2Q3Q2&Q1Q0时序电路的分析与设计 01233301222011100001231QQQKJTQQKJTQKJTKJTQQQQZ电路的输出函数和控制函数为：将控制函数代入T触发器的特征方

23、程 ，可得状态转移函数：QTQn1301213201121011010)()(QQQQQQQQQQQQQQnnnn时序电路的分析与设计 表 6-8 同步二进制加法计数器状态表 时序电路的分析与设计 图 6-20 同步二进制加法计数器状态图 1/02/00/03/04/05/06/07/015/014/013/012/011/010/09/08/0Q/Z时序电路的分析与设计 图 6-21 同步二进制加法计数器波形图 1CPQ3Q2Q1Q02345678910 11 12 13 14 15 16Z时序电路的分析与设计 2)同步十进制可逆计数器（加减控制式）图 6-22 同步十进制可逆计数器 FF0

24、1JC11K&1FF11JC11K&1FF21JC11K&1FF31JC11KCP&1&MQ0Q1Q2Q3CB时序电路的分析与设计 由逻辑电路可以写出其输出函数和激励函数为 21021030332110103211010232103032103010321030)()()(1QQQMQQQQQMTQQQQQMQMQQQQQQMQMQTQQQQMQMQQQQQMQMQTTQQQQMBQMQC时序电路的分析与设计 由T触发器的特征方程（Qn+1=TQ）和其激励函数可求得各触发器的状态方程。但由T触发器的特征表已知：当T=1时，触发器发生状态转换；当T=0时，触发器保持原状态，因此，根据Ti及Qi的

25、取值可直接求得 。由此，可得到该电路有效状态的转移情况如表6-9所示。根据表6-9可画出有效状态转移图如图6-23所示。当M=1、初始状态为全0时的工作波形如图6-24所示。该电路具有多余状态，对多余状态的检查如表6-10所示，不难看出该电路具有自启动特性。1niQ时序电路的分析与设计 表 6-9 同步十进制可逆计数器状态表一（有效状态)时序电路的分析与设计 续表续表 时序电路的分析与设计 图 6-23 同步十进制可逆计数器状态图 12034987651/10/10/00/01/01/01/01/00/00/00/00/00/01/00/00/01/01/01/01/0时序电路的分析与设计 图

26、 6-24 可逆计数器M=1时的波形图1CPQ3Q2Q1Q02345678910C时序电路的分析与设计 表 6-10 同步十进制可逆计数器状态表二（无效状态)时序电路的分析与设计 3.3.脉冲分配器脉冲分配器 图 6-25 脉冲分配器(a)逻辑电路图；(b)状态图；(c)工作波形图 FF01JC11KQ0C1Q11J1K&FF1W0W1W2W3(a)00/100001/000110/010011/0010Q0Q1/W0W1W2W3(b)1CPW1W0Q1Q02345678W2W3(c)CP时序电路的分析与设计 由电路可写出输出函数和激励函数为 01011010103102101100,QKQJ

27、QKQJQQWQQWQQWQQW 结合JK触发器的特征方程 ，可得新状态方程：QKQJQn10101011110101010000011QQQQQQKQJQQQQQQQKQJQnn时序电路的分析与设计 由输出函数和新状态方程可得状态转换表如表6-11，状态转换图和工作波形分别如图6-25（b）、（c）所示。由工作波形图可清楚地看到，电路在时钟脉冲的作用下，按一定顺序轮流地输出脉冲信号。由于电路能在时钟脉冲作用下将脉冲信号按顺序分配到各个输出端，故称其为脉冲分配器。时序电路的分析与设计 表 6-11 脉冲分配器状态表 时序电路的分析与设计 4.4.序列信号发生器序列信号发生器 图6-26(a)所

28、示为序列信号发生器的逻辑电路图。由图可见，该电路由三个D触发器构成的移位寄存器和与非门构成的组合电路组成。由电路可写出其输出函数和激励函数分别为 120121211002,QDQDQQQQQQDQZ结合D触发器的特征方程Qn+1=D，可得新状态方程：11201121211010,QDQQQQQQQQDnnn时序电路的分析与设计 图 6-26 序列信号发生器(a)逻辑电路图；(b)状态图；(c)工作波形图&1DC11DC11DC1FF1FF2FF0CPQ0Q1Q2(a)000/0100/0010/0101/1110/0001/1011/1111/1Q0Q1Q2/Z(b)1CPQ2Q1Q0D023

29、45678(c)11100010100111101000011100111100Z时序电路的分析与设计 表 6-12 序列信号发生器的状态表 时序电路的分析与设计 3 3 异步时序电路的分析方法异步时序电路的分析方法 图 6-27 异步十进制加法计数器 1JC11K1JC11K1JC11K&FF3FF1CP0C1JC11KFF0&FF2Q2Q0Q3Q1CP1CP2CP3时序电路的分析与设计 由电路可写出其输出函数和激励函数为：1,11,13123221310003KQQJKJKQJKJQQC结合JK触发器的特征方程 ，可得新状态方程：QKQJQn13321132212113110010CPQQ

30、QQCPQQCPQQQCPQQnnnn时序电路的分析与设计 式中的CPi表示时钟信号，它不是一个逻辑变量。对下降沿动作的触发器而言，CPi=1仅表示输入端有下降沿到达；对上升沿动作的触发器而言，CPi=1仅表示输入端有上升沿到达;CPi=0表示没有时钟信号有效沿到达，触发器保持原状态不变。该电路的状态表（表6-13）须逐步完成，因为该状态表是针对CP0而列，CP0仅加到FF0。因此，首先求出FF0的状态转换关系，从而就获得了CP1（CP3）的变化情况；再求出FF1和FF3的状态转换关系，也获得了CP2的变化情况；最后求出FF2的状态转换关系。时序电路的分析与设计 例如，当Q3Q2Q1Q0=01

31、11时，CP0到达（下降沿），CP1(CP3)产生下降沿，可求得 ，此时CP2也产生下降沿，因而可求出 。这样，当Q3Q2Q1Q0=0111，CP0到达后，新状态为Q3Q2Q1Q0=1000。由状态表6-13可画出脉冲异步十进制加法计数器的状态图如图6-28所示。由状态图可以看出，该电路是一个十进制加法计数器，并具有自启动能力。图6-29为该电路的工作波形图，图中标出了第八个时钟脉冲到达后，各触发器的状态转换过程。010nQ010nQ013nQ012nQ时序电路的分析与设计 时序电路的分析与设计 图 6-28 异步十进制加法计数器状态图 1110/01111/10000/00001/00010

32、/00011/01001/11000/00111/00110/00101/00100/01011/11010/01101/11100/0时序电路的分析与设计 图 6-29 脉冲异步十进制加法计数器工作波形图 1CP0Q3Q2Q1Q02345678910C时序电路的分析与设计 4 4 同步时序电路的设计方法同步时序电路的设计方法 图 6-30 同步时序电路设计过程 设计要求原始状态图(状态表)最简状态图(状态表)二进制状态表输出函数激励函数逻辑电路图状态简化状态分配触发器选型自启动检查时序电路的分析与设计 4.1 4.1 建立原始状态图和状态表建立原始状态图和状态表 根据设计命题要求初步画出的状

33、态图和状态表，称为原始状态图和原始状态表，它们可能包含多余状态。从文字描述的命题到原始状态图的建立往往没有明显的规律可循，因此，在时序电路设计中这是较关键的一步。画原始状态图、列原始状态表一般按下列步骤进行：分析题意，确定输入、输出变量。设置状态。首先确定有多少种信息需要记忆，然后对每一种需要记忆的信息设置一个状态并用字母表示。确定状态之间的转换关系，画出原始状态图，列出原始状态表。时序电路的分析与设计 【例6-3】建立“111”序列检测器的原始状态图和原始状态表。该电路的功能是当连续输入三个或三个以上“1”时，电路输出为1，否则输出为0。解：解：确定输入变量和输出变量。设该电路的输入变量为X

34、，代表输入串行序列，输出变量为Z，表示检测结果。根据设计命题的要求，可分析出输入X和输出Z之间的关系为 X 011011111011Z 000000111000 时序电路的分析与设计 设置状态。状态是指需要记忆的信息或事件，由于状态编码还没有确定，所以它用字母或符号来表示。分析题意可知，该电路必须记住以下几件事：收到了一个1；连续收到了两个1；连续收到了三个1。因此，加上初始状态，共需四个状态，并规定如下：S0：初始状态，表示电路还没有收到一个有效的1。S1：表示电路收到了一个1的状态。S2：表示电路收到了连续两个1的状态。S3：表示电路收到了连续三个1的状态。时序电路的分析与设计 画状态图，

35、列状态表。以每一个状态作为现态，分析在各种输入条件下电路应转向的新状态和输出。该电路有一个输入变量X，因此，每个状态都有两条转移线，画状态图时应先从初始状态S0出发 当电路处于S0状态时，若输入X=0，则输出Z=0，电路保持S0状态不变，表示还未收到过1；若输入X=1，电路应记住输入了一个1，因此，电路应转向新状态S1，输出Z=0。当电路处于S1状态时，若输入X=0，则输出Z=0，电路回到S0状态重新开始；若输入X=1，电路应记住连续输入了两个1因此，电路应转向新状态S2，输出Z=0。以此类推，可以画出完整的状态图如图6-31所示，并可作状态表如表6-14所示。时序电路的分析与设计 图 6-3

36、1 例 6-3Mealy型原始状态图 S00/0S1S2S30/01/01/01/10/00/0X/Z1/1时序电路的分析与设计 表 6-14 例6-3Mealy型原始状态表 时序电路的分析与设计 当电路处于S0状态时，表示电路还没有收到一个有效的1，则输出Z=0；若输入X=0，则电路保持S0状态不变；若输入X=1，电路应记住输入了一个1，电路应转向新状态S1。当电路处于S1状态时，表示电路收到了一个1，则输出Z=0；若输入X=0，电路回到S0状态重新开始；若输入X=1，电路应记住连续输入了两个1，因此，电路应转向新状态S2。当电路处于S2状态时，表示电路收到了两个1，则输出Z=0；若输入X=

37、0，电路回到S0状态重新开始；若输入X=1，电路应记住连续输入了三个1，因此，电路应转向新状态S3。当电路处于S3状态时，表示电路收到了三个1，则输出Z=1；若输入X=0，电路回到S0状态重新开始；若输入X=1，根据题意，电路可保持原状态S3不变即可。这样，就可以得到Moore型结构的原始状态图如图6-32所示，并可作状态表如表6-15所示。时序电路的分析与设计 表 6-15 例 6-3 Moore型原始状态表 时序电路的分析与设计 图 6-32 例 6-3Moore型原始状态图 S0/00011100X1S1/0S2/0S3/1Si/Z时序电路的分析与设计 本章小结本章小结主要内容：时序电路的分析方法、各种寄存器、计数器需要掌握：分析时序电路的基本步骤和工具四位寄存器工作原理和电路移位寄存器的工作原理二进制计数器工作原理十进制计数器工作原理