新编-第8章集成电路版图设计-精品课件.ppt
- 【下载声明】
1. 本站全部试题类文档,若标题没写含答案,则无答案;标题注明含答案的文档,主观题也可能无答案。请谨慎下单,一旦售出,不予退换。
2. 本站全部PPT文档均不含视频和音频,PPT中出现的音频或视频标识(或文字)仅表示流程,实际无音频或视频文件。请谨慎下单,一旦售出,不予退换。
3. 本页资料《新编-第8章集成电路版图设计-精品课件.ppt》由用户(三亚风情)主动上传,其收益全归该用户。163文库仅提供信息存储空间,仅对该用户上传内容的表现方式做保护处理,对上传内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(点击联系客服),我们立即给予删除!
4. 请根据预览情况,自愿下载本文。本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
5. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007及以上版本和PDF阅读器,压缩文件请下载最新的WinRAR软件解压。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 新编 集成电路 版图 设计 精品 课件
- 资源描述:
-
1、集成电路设计主讲教师 曾凡太zftforcanadahotmail第第7章章 版图设计版图设计7.1 工艺流程定义工艺流程定义7.2 版图版图几何设计规则几何设计规则7.3 图元图元7.4 电学设计规则7.5 布线规则7.6 版图设计版图设计7.7 版图检查版图检查7.8 版图数据提交版图数据提交第第7章章 版图设计版图设计版图(Layout)是集成电路设计者将设计并模拟优化后的电路转化成的一系列几何图形,它包含了集成电路尺寸大小、各层拓扑定义等有关器件的所有物理信息。集成电路制造厂家根据这些信息来制造掩膜。版图的设计有特定的规则,这些规则是集成电路制造厂家根据自己的工艺特点而制定的。因此不同
2、的工艺,就有不同的设计规则。设计者只有得到了厂家提供的规则以后,才能开始设计。版图在设计的过程中要进行定期的检查,避免错误的积累而导致难以修改。很多集成电路的设计软件都有设计版图的功能,CadenceDesign System就是其中最突出的一种。Cadence提供称之为Virtuoso的版图设计软件帮助设计者在图形方式下绘制版图。7.1 工艺流程定义工艺流程定义 以台湾半导体制造公司(TSMC)的0.35m CMOS工艺为例,我们给出从工艺文件出发到设计出版图的途径。TSMC的0.35m CMOS工艺是MOSIS 2019年以来提供服务的深亚微米工艺,东南大学射频与光电集成电路研究所已利用这
3、一工艺多次成功流片。以下简要介绍利用该工艺的技术文件进行芯片设计的流程。TSMC的0.35m沟道尺寸和对应的电源电压、电路布局图中金属布线层及其性能参数见表7.1。表 16.1沟 道 长(m)金 属 布线 层 数多 晶 硅布 线 层数电源电压(V)阀 值 电 压 (V)31 级 环 行振 荡 器 频率(M Hz)W/LNM OSPM OS0.6/0.400.54-0.770.35323.33.6/0.400.58-0.76196.17表7.2 MOSIS为TSMC 0.35mCMOS工艺定义的全部工艺层表16.2 MOSIS为TSMC0.35m CMOS工艺定义的全部工艺层层层名名层层号号(G
4、DSII)对对应应的的CIF名名称称说说明明Contact25CCC接触孔N_well42CWNN阱Active43CAA有源层P_plus_select44CSPP型扩散N_plus_select45CSNN型扩散Poly46CPG多晶硅Electrode56CEL第二层多晶硅Metal149CMF第一层金属Via50CVA连接第一与第二层金属的接触孔Metal251CMS第二层金属Via261CVS连接第二与第三层金属的接触孔Metal362CMT第三层金属Glass52COG钝化玻璃Feature size L=0.18umVDD 1.8V/2.5VDeep NWELL to reduc
5、e substrate noiseMIM capacitor(1fF/um2)Thick-top-metal for inductor6 Metal 1 PolyPolycide resistor(7.5 Ohm/sq)High N/P implant resistor(59 Ohm/sq,133 Ohm/sq)M1-M5(78 mOhm/sq)Thick-top-metal(18 mOhm/sq)7.2 版图版图几何设计规则几何设计规则集成电路的制造必然受到工艺技术水平的限制,受到器件物理参数的制约,为了保证器件正确工作和提高芯片的成品率,要求设计者在版图设计时遵循一定的设计规则,这些设计规
6、则直接由流片厂家提供。设计规则(design rule)是版图设计和工艺之间的接口。设计规则主要包括各层的最小宽度、层与层之间的最小间距等。1.最小宽度最小宽度(minWidth)最小宽度指封闭几何图形的内边之间的距离如图8.1所示:图 宽度定义 在利用DRC(设计规则检查)对版图进行几何规则检查时,对于宽度低于规则中指定的最小宽度的几何图形,计算机将给出错误提示。TSMC_0.35m CMOS工艺中各版图层的线条最小宽度层层(layer)最最小小宽宽度度(minWidth)单单位位:lambda=0.2mN阱(N_well)12扩散层(P_plus_select/N_plus_select)
7、2多晶硅(Poly)2有源层(Active)3接触孔(Contact)2*2(固定尺寸)第一层金属(Metal1)3接触孔(Via1)2*2(固定尺寸)第二层金属(Metal2)3第二层多晶硅(Electrode)3接触孔(Via2)2*2(固定尺寸)第三层金属(Metal3)52.最小间距(minSep)间距指各几何图形外边界之间的距离,如图8.2所示:图 间距的定义表7.4 TSMC_0.35m CMOS工艺版图各层图形之间的最小间隔最小宽度(minSep)单位:lambda=0.2mN_wellActivePolyP_lplus_select/N_plus_selectContactMe
8、tal1Via1Metal2ElectrodeVia2Metal3N_well18Active63Poly13P_plus_select/N_plus_select32Contact223Metal13Via12223Metal24Electrode2233Via223Metal31515151533.最小交叠(minOverlap)交迭有两种形式:a)一几何图形内边界到另一图形的内边界长度(overlap),如图8.3(a)b)一几何图形外边界到另一图形的内边界长度(extension),如图8.3(b)图7.3 交叠的定义XY(a)(b)表7.5 TSMC_0.35m CMOS工艺版图各层
9、图形之间最小交叠表 16.5 TSMC_0.35m CMOS 工艺版图各层图形之间最小交迭 XYN_wellActivePolyP_lplus_select/N_plus_selectContactMetal1Via1Metal2ElectrodeVia2Metal3N_well6ActivePoly2P_plus_select/N_plus_select2Contact1.51.51Metal11Via11Metal21Electrode22Via21Metal31Glass64.设计规则举例设计规则举例图 多晶硅层相关设计规则的图形关系 7.3 图元图元按理说,根据上节给出的设计规则,我们
10、就可以设计版图了。事实上,仅根据这些规则就来设计版图,还是难以入手的,因为电路所涉及的每一种元件都是由一套掩模决定的几何形状和一系列物理、化学和机械处理过程的一个有机组合。这些有机组合是工艺线开发的结果。对版图设计者来讲,工艺能够制造的有源和无源元件的版图应该作为工艺元件库事先从工艺厂家得到。必要时,设计者需要自己建立相应的元件库。以下给出的是东南大学射频与光电集成电路研究所根据MOSIS提供的TSMC 0.35m CMOS工艺文件设计的几种关键元件,它们的有效性已经通过两次工艺流程得到证明。图中几何尺寸的单位都是lambda,对于0.35m工艺,=0.2m。1.NMOS和PMOS图8.5和图
11、8.6分别示出NMOS和PMOS俯视图。图 NMOS俯视图图 PMOS俯视图21321.51.514PolyP_plus_selectActiveContactMetal1N_well1.NMOS和PMOS(续)图中多晶硅(Poly)形成MOS管的栅极。N+扩散和有源区(Active)共同形成N型有源区,P+扩散和有源区共同形成P型有源区。有源区分别在栅极两侧构成源区(S)和漏区(D)。源区和漏区又分别通过接触孔(Contact)与第一层金属(Metal1)连接构成源极和漏极。MOS管的可变参数为:栅长(gate_length)、栅宽(gate_width)和栅指数(gates)。栅长(gat
12、e_length)指栅极下源区和漏区之间的沟道长度,最小值为2lambda=0.4m。栅宽(gate_width)指栅极下有源区(沟道)的宽度,最小栅宽为3 lambda=0.6m。栅指数(gates)指栅极的个数。2.电阻(Resistor)设计者在Cadence环境下CMOS工艺可用的电阻有多晶硅电阻、有源层电阻和阱区电阻。三种电阻的计算公式均为:其中,Rsh为方块电阻值,l 和w 分别是体电阻的长与宽,Rcon是单个接触区形成的电阻值,n是接触孔数。电阻的可变参数:电阻宽度(width)、电阻值(R)。dshconl2*X2R*R*Rwwn多晶硅电阻图7.7 第一层多晶硅电阻俯视图Pol
13、yMetal1Contact2.02.01.01.52.0XdXdElectrodeMetal1Contact2.03.01.02.03.0Xd图7.8 第二层多晶硅电阻俯视图多晶硅电阻(续)多晶硅通过接触孔与第一层金属连接,该金属构成电阻的两个电极,图中所示电阻最小宽度为2=0.4m。第一层多晶硅的方块电阻值为7.4欧姆,每接触孔形成的电阻为5.6欧姆。该多晶硅电阻一般为几十欧姆。第二层多晶硅(Electrode)的方块电阻值为47.4欧姆,每个接触孔形成的电阻为31.4欧姆。该多晶硅电阻一般为几百欧姆。有源层电阻 由N+扩散、P+扩散分别与有源区形成N+有源层电阻和P+有源层电阻,如图8.
14、9和8.10。图7.9 N+有源层电阻俯视图N_plus_selectActiveContactMetal12.02.01.04.04.01.52.0XdXd 有源层通过接触孔与第一层金属连接,金属构成有源层电阻的两个电极。N+有源层电阻的方块电阻值为79.1欧姆,每个接触孔形成的电阻为54.8欧姆。电阻一般为几百到几千欧姆。P+有源层电阻的方块电阻值为153.4欧姆,每个接触孔形成的电阻为118.5欧姆。电阻一般为几百到几千欧姆。ActiveContactMetal12.02.01.04.04.01.5N_well4.04.02.0XdXdP_plus_select 图图7.10 P+有源层
展开阅读全文