书签 分享 收藏 举报 版权申诉 / 52
上传文档赚钱

类型最新-第4章TTL电路半导体集成电路共14章-PPT课件.ppt

  • 上传人(卖家):三亚风情
  • 文档编号:3533478
  • 上传时间:2022-09-13
  • 格式:PPT
  • 页数:52
  • 大小:1.26MB
  • 【下载声明】
    1. 本站全部试题类文档,若标题没写含答案,则无答案;标题注明含答案的文档,主观题也可能无答案。请谨慎下单,一旦售出,不予退换。
    2. 本站全部PPT文档均不含视频和音频,PPT中出现的音频或视频标识(或文字)仅表示流程,实际无音频或视频文件。请谨慎下单,一旦售出,不予退换。
    3. 本页资料《最新-第4章TTL电路半导体集成电路共14章-PPT课件.ppt》由用户(三亚风情)主动上传,其收益全归该用户。163文库仅提供信息存储空间,仅对该用户上传内容的表现方式做保护处理,对上传内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(点击联系客服),我们立即给予删除!
    4. 请根据预览情况,自愿下载本文。本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
    5. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007及以上版本和PDF阅读器,压缩文件请下载最新的WinRAR软件解压。
    配套讲稿:

    如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。

    特殊限制:

    部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。

    关 键  词:
    最新 TTL 电路 半导体 集成电路 14 PPT 课件
    资源描述:

    1、2022-7-2212022-7-2222022-7-223VBEVBC饱和区饱和区反向工作区反向工作区截止区截止区正向工作区正向工作区(正偏正偏)(反偏反偏)(正偏正偏)(反偏反偏)CBEnpnIBICIEIE=IB+ICIBICIEIC=IB+IECBEVCESCBE2022-7-224简易简易TTL与非门与非门与非门与非门ABCR1R2VCCVOB1B2T1T2两管单元两管单元TTL与非门与非门2022-7-225简易简易TTL与非门与非门ABCR1R2VCCVOB1B2T1T2 两管单元两管单元TTL与非门工作原理与非门工作原理R1R2VCCB1ABC4K4K4K4K几个假设:几个假设

    2、:1.发射极正向压降,当晶体管正向工作时,取发射极正向压降,当晶体管正向工作时,取VbeF=0.7V,而当晶体管饱和时,而当晶体管饱和时,取取VbeS=0.7V.2.集电结正向饱和压降,取集电结正向饱和压降,取VbcF=0.60.7V。3.晶体管饱和压降,当晶体管饱和压降,当T1管深饱和时,因管深饱和时,因Ic几乎为零,取几乎为零,取VceS0.1V,其余管子取,其余管子取 VceS0.3V2022-7-226简易简易TTL与非门与非门1.1.输入信号中至少有一个为低电平的情况输入信号中至少有一个为低电平的情况R1R2VCCB1ABC1VVOL=0.3VVOL=0.3VVB1=VBE1+VOL

    3、 =0.3V+0.7V =1VVB1被嵌位在被嵌位在1VIB1=(VCC-1V)/R1 =5V-1V/4K=1mA4K4KIC1B2T2管截止管截止,VOH=VCC-IOHR2输出高电平时电路供给负载门的电流输出高电平时电路供给负载门的电流0.4VIOHT2管的集电结反偏,管的集电结反偏,Ic1很小,很小,满足满足IB1 Ic1,T1管深饱和,管深饱和,VOCS1=0.1V,VB2=0.4V2022-7-227简易简易TTL与非门与非门2.2.输入信号全为高电平输入信号全为高电平R1R2VCCB1ABC1.4VVOH=5VVB1=VBC1+VBE2 =0.7V+0.7V =1.4VVB1被嵌位

    4、在被嵌位在1.4V4K4KIC1B2VOH=5VT1T1管的发射结反偏管的发射结反偏,集电结正偏集电结正偏,工作在反向有源区工作在反向有源区,集电极电流集电极电流是流出的是流出的,T2管的基极电流为管的基极电流为:IB2=-=-IC1=IB1+b bIB1IB1(b b0.01)IB1=(VCC-VB1)/R1 =5V-1.4V/4K=0.9mA IB20.9mAT2T2管饱和,管饱和,T2T2管的饱和电压管的饱和电压VCES=0.3V VOL=0.3V2022-7-228ABCR1R2VCCVOB1B2T1T20.7VT1管工作在反向放大区管工作在反向放大区假设假设:F=20,R=0.02I

    5、B1=(VCC-VB1)/R1 =5V-1.4V/4K=0.9mA-IE1=RIB1=0.02*0.9=0.018mA-IC1=(R+1)IB1=0.918=IB2假设假设T2管工作在正向放大区管工作在正向放大区2220.9,2020 0.918BFCFBImAIImAbb在R2上产生的压降为18mA*4K=72V4K4K不成立不成立2022-7-229 两管单元两管单元TTL与非门的静态特性与非门的静态特性电压传输特性电压传输特性VO(V)VOHVOLQ1Vi(V)Q21iOVVQ1,Q2n 截止区截止区n 过渡区过渡区n 导通区导通区VOH:输出电平为逻辑输出电平为逻辑”1 1”时的最大输

    6、出电压时的最大输出电压VOL:输出电平为逻辑输出电平为逻辑”0 0”时的最小输出电压时的最小输出电压VIL:仍能维持输出为逻辑仍能维持输出为逻辑”1 1”的最大输入电压的最大输入电压VIH:仍能维持输出为逻辑仍能维持输出为逻辑”0 0”的最小输入电压的最小输入电压VILVIH2022-7-2210VOHVOLVILVOHVIHVOL噪声噪声最大允许最大允许电压电压噪声噪声最小允许最小允许电压电压2022-7-2211高噪声容限低噪声容限不定区不定区VIHVIL10VOHVOLVNMHVNMLGate OutputGate InputVNML=VIL-VOLVNMH=VOH-VIH2022-7-

    7、2212有效低电平输出有效低电平输出Vin输入低电平输入低电平有效范围有效范围0VIL有效高电平输出有效高电平输出Vout输入高电平输入高电平有效范围有效范围VIHVDD过渡区过渡区VOHVOL噪声噪声幅值VOLVIL噪声幅值 VIL-VOL高电平高电平噪声噪声幅值VIHVOH噪声幅值0.6V;0.6VVNMH=VOH-VIHVNML=VIL-VOLVNML=0.6V-0.3V=0.3V两管单元非门的噪声容限AR1R2VCCVOB1B2T1T22022-7-2216简易简易TTL与非门与非门R1R2VCCB1ABC1VVOL=0.3VVOL=0.3VVB1=VBE1+VOL =0.3V+0.7

    8、V =1VVB1被嵌位在被嵌位在1VIB1=(VCC-1V)/R1 =5V-1V/4K=1mA4K4KIC1B2T2管截止管截止,VOH=VCC-IOHR2输出高电平时电路供给负载门的电流输出高电平时电路供给负载门的电流0.4VIOH2.负载能力负载能力2022-7-2217 两管单元两管单元TTL与非门的静态特性与非门的静态特性-负载能力负载能力.能够驱动多少个能够驱动多少个同类负载门正常工作同类负载门正常工作NN扇出2022-7-2218ABCR1R2VCCB1B2T1T24K4K1.求低电平输出时的扇出求低电平输出时的扇出解:负载电流IC=NNIILVCCVOT1T24K4KVCCVOT

    9、1T24K4K。IILN个ICIILIIL=(VCC-VBES)/R1=(5V-0.7V)/4K1.1mA)()(2222ILNOLCCOLRCBINRVVSIISSIIbmAISKRRVBOL9.0,4,4,3.0,20221b设:解得:NN32022-7-2219ABCR1R2VCCB1B2T1T24K4K2.求高电平输出时的扇出求高电平输出时的扇出要求保证输出高电平要求保证输出高电平3V3V解:负载电流IC=NNIIHVCCVOT1T24K4KVCCVOT1T24K4K。IIHN个ICIIHIIH=-IE=0.018mAVOH=VCC-ICR2 3VNN=2522253535353270

    10、.0184CHIHHIHIRN INRIRmAK252022-7-2220ABCR1R2VCCVOB1B2T1T2 两管单元两管单元TTL与非门的静态特性与非门的静态特性3.直流功耗直流功耗P=ICC*VCC静态功耗:电路导通和截止时的功耗1.空载导通电源电流 ICCL:mARVVRVVIIIOLCCBCCRRCCL1.2211212.空载截止电源电流 ICCH:mARVVIIBCCRCCH1.11113.电路 平均静态功耗:mWVIIVIPCCCCHCCLCCCC8)(214K4K2022-7-2221ABCR1R2VCCVOB1B2T1T2 两管单元两管单元TTL与非门的瞬态特性与非门的瞬

    11、态特性延迟时间延迟时间下降时间下降时间存储时间存储时间上升时间上升时间t0t0t0t1t2t3t4t5td=t1-t0tf=t2-t1ts=t4-t3tr=t5-t42022-7-2222 平均传输延迟时间平均传输延迟时间t tpdpd导通延迟时间导通延迟时间t tPHPHL L :输入波形上升沿的输入波形上升沿的50%50%幅值处到幅值处到输出波形下降沿输出波形下降沿50%50%幅值处所需要的时间,幅值处所需要的时间,截止延迟时间截止延迟时间t tPLHPLH:从输从输入波形下降沿入波形下降沿50%50%幅值幅值处到输出波形上升沿处到输出波形上升沿50%50%幅值处所需要的时幅值处所需要的时

    12、间,间,平均传输延迟时间平均传输延迟时间t tpdpd:2t t t PHLPLHpd通常通常t tPLHPLHt tPHLPHL,t tpdpd越小,越小,电路的开关速度越高。电路的开关速度越高。输入信号输入信号VI输出信号输出信号V0返回返回2022-7-2223简易简易TTL与非门的版图与非门的版图接触孔集电区基区发射区电阻电源线VCCVSS2022-7-2224ABCR1R2VCCVOB1B2T1T2简易简易TTLTTL与非门的缺点与非门的缺点1.1.输入抗干扰能力小输入抗干扰能力小2.2.电路输出端负载能力弱电路输出端负载能力弱3.I3.IB2B2太小,导通延迟改善小太小,导通延迟改

    13、善小四管单元与非门四管单元与非门2022-7-2225 典型四管单元典型四管单元TTL与非门与非门ABCR1R2VCCVOB1B2T1T2T3T5R3ABCR1R2VCCVOB1B2T1T2R52022-7-2226 典型四管单元典型四管单元TTL与非门与非门ABCR1R2VCCVOB1B2T1T2T3T5T2管使电路低电平噪声容限管使电路低电平噪声容限VNML提高了一个结压降,因此电提高了一个结压降,因此电路抗干扰能力增强。路抗干扰能力增强。T3、T5构成推挽输出(又称图腾柱输出),使电路负载能力构成推挽输出(又称图腾柱输出),使电路负载能力增强。增强。T5基极驱动电流增大,电路导通延迟得到

    14、改善。基极驱动电流增大,电路导通延迟得到改善。ABCR1R2VCCVOB1B2T1T2电平移位作用电平移位作用R3R41802022-7-2227ABCR1R2VCCVOB1B2T1T2两管单元两管单元TTL与非门与非门u 电路抗干扰能力小电路抗干扰能力小u 电路输出端负载能力弱电路输出端负载能力弱u IB2小,导通延迟较大小,导通延迟较大四管单元四管单元TTL与非门与非门T2管的引入提高管的引入提高了抗干扰能力了抗干扰能力有源负载的引入有源负载的引入提高了电路的负提高了电路的负载能力载能力ABCR1R2VCCVOB1B2T1T2T52022-7-2228ABCR1R2VCCVOB1B2T1T

    15、2T5电路导通时,T2、T5饱和VO=VOL 这时,T2管的集电极和输出之间的电位差为:VC2-VO=VCES2+VBES5-VCES5VBES5=0.8VT5和D不能同时导通D起了电平移位的作用R5T32022-7-2229ABCR1R2VCCVOB1B2T1T2T5R5T3R1R2VCCVOB1B2T1T2T5R5T4ABT3T3、T4管构成达林顿管,管构成达林顿管,T4管不会进入饱和区管不会进入饱和区反向时反向时T4管的基极有泄放电阻,使电路的平均管的基极有泄放电阻,使电路的平均延迟时间下降延迟时间下降四管单元四管单元TTL与非门与非门五管单元五管单元TTL与非门与非门2022-7-22

    16、305 5管单元管单元TTLTTL与非门电路与非门电路输入级由多发射极晶体输入级由多发射极晶体管管T1和基极电组和基极电组R1组成,组成,它实现了输入变量它实现了输入变量A、B、C的与运算的与运算输出级:由输出级:由T3、T4、T5和和R4、R5组成组成其中其中T3、T4构成复合管,与构成复合管,与T5组成推组成推拉式输出结构。具有较强的负载能力拉式输出结构。具有较强的负载能力中间级是放大级,由中间级是放大级,由T2、R2和和R3组成,组成,T2的集电极的集电极C2和和发射极发射极E2可以分提供两个相可以分提供两个相位相反的电压信号位相反的电压信号2022-7-2231TTLTTL与非门工作原

    17、理与非门工作原理 输入端至少有一个接低输入端至少有一个接低电平电平0.3V3.6V3.6V1V3.6VT T1 1管管:A:A端发射结导通,端发射结导通,V Vb1b1 =V=VA A+V+Vbe1be1=1V=1V,其它发射结均因反偏而截其它发射结均因反偏而截止止.be4be3C2OHVVVV 5-0.7-0.7=3.6VV Vb1b1=1V,=1V,所以所以T T2 2、T T5 5截止截止,V VC2C2Vcc=5V,Vcc=5V,T T3 3:微饱和状态。微饱和状态。T T4 4:放大状态。放大状态。电路输出高电平为:电路输出高电平为:5V2022-7-2232 输入端全为高电平输入端

    18、全为高电平3.6V3.6V2.1V0.3VT T1 1:V:Vb1b1=V=Vbc1bc1+V+Vbe2be2+V+Vbe5 be5=0.7V0.7V3=2.1V3=2.1V因此输出为逻辑低电平因此输出为逻辑低电平V VOLOL=0.3V=0.3V3.6V发射结反偏而集电发射结反偏而集电极正偏正偏.处于反向放大状态处于反向放大状态T T2 2:饱和状态:饱和状态T T3 3:V Vc2c2=V=Vces2ces2+Vbe51V+Vbe51V,使使T3T3导通,导通,V Ve3e3=V=Vc2c2-V-Vbe3be3=1-0.70.3V=1-0.70.3V,使使T4T4截止截止。T T5 5:饱

    19、和状态,:饱和状态,TTLTTL与非门工作原理与非门工作原理2022-7-2233 输入端全为高电平,输入端全为高电平,输出为低电平输出为低电平 输入至少有一个为输入至少有一个为低电平时,输出为高低电平时,输出为高电平电平由由此可见电路的输此可见电路的输出和输入之间满足出和输入之间满足与非逻辑关系与非逻辑关系ABCF T T1 1:反向放大状态反向放大状态T T2 2:饱和状态:饱和状态T T3 3:导通状态:导通状态T T4 4:截止状态:截止状态T T5 5:深饱和状态:深饱和状态T T2 2:截止状态:截止状态T T3 3:微饱和状态:微饱和状态T T4 4:放大状态:放大状态T T5

    20、5:截止状态:截止状态TTLTTL与非门工作原理与非门工作原理2022-7-2234TTLTTL与非门工作速度与非门工作速度存在问题:存在问题:TTL门电路工作速度门电路工作速度相对于相对于MOSMOS较快,但由较快,但由于当输出为低电平时于当输出为低电平时T T5 5工作在深度饱和状态,当输出工作在深度饱和状态,当输出由低转为高电平,由于在基区和集电区有存储电荷不由低转为高电平,由于在基区和集电区有存储电荷不能马上消散,而影响工作速度能马上消散,而影响工作速度。改进型改进型TTLTTL与非门与非门 可能工作在饱和状可能工作在饱和状态下的晶体管态下的晶体管T1、T2、T3、T5都用带有肖特都用

    21、带有肖特基势垒二极管(基势垒二极管(SBD)的三极管代替,以限的三极管代替,以限制其饱和深度,提高制其饱和深度,提高工作速度工作速度2022-7-2235n-epiP-SiP+P+Sn+Epn+Bn+-BLCB2022-7-2236返回返回改进型改进型TTLTTL与非门与非门 增加增加有源泄放电路有源泄放电路1、提高工作速度、提高工作速度由由T6、R6和和R3构成构成的有源泄放电路来的有源泄放电路来代替代替T2射极电阻射极电阻R3减少了电路的开启时间减少了电路的开启时间缩短了电路关闭时间缩短了电路关闭时间2、提高抗干扰能力提高抗干扰能力T2、T5同时导通,因同时导通,因此电压传输特性曲线此电压

    22、传输特性曲线过渡区变窄,曲线变过渡区变窄,曲线变陡,输入低电平噪声陡,输入低电平噪声容限容限VNL提高了提高了0.7V左左右右2022-7-2237TTLTTL“与非与非”门的静态特性及主要参数门的静态特性及主要参数 电压传输特性电压传输特性TTLTTL“与非与非”门输入电压门输入电压V VI I与输出电压与输出电压V VO O之间的关系曲线,之间的关系曲线,即即 V VO O=f=f(V VI I)截 止 区截 止 区 当当 V VI I 0.6 V 0.6 V,V Vb1b11.3V1.3V时,时,T T2 2、T T5 5截止,截止,输出高电平输出高电平V VOH OH=3.6V=3.6

    23、V线性区当线性区当0.6VV0.6VVI I1.3V1.3V,0.7VV0.7VV b2 b21.4V1.4V时,时,T T2 2导通,导通,T T5 5仍截止,仍截止,V VC2C2随随V Vb2b2升高而下降,经升高而下降,经T T3 3、T T4 4两两级射随器使级射随器使V VO O下降下降转折区转折区饱和区饱和区返回返回2022-7-2238VILVOHVIHVOLTTLTTL“与非与非”门的静门的静态特性及主要参数态特性及主要参数 抗干扰能力(噪声容限)抗干扰能力(噪声容限)V IL:保证输出为标准高电平保证输出为标准高电平VOH的的最大最大输入输入低低电平值电平值VIH:保证输出

    24、为标准低电平保证输出为标准低电平VOL的的最小最小输入高电平值输入高电平值低电平噪声容限低电平噪声容限V NL:V NL=V IL -VOL高电平噪声容限高电平噪声容限V NH:V NH=V IH -VOH2022-7-2239TTLTTL“与非与非”门的静态特性及主要参数门的静态特性及主要参数 输入特性输入特性输入电流与输入电压之间的关系曲线,即输入电流与输入电压之间的关系曲线,即II=f(VI)假定输入电流假定输入电流II流流入入T1发射极时方向发射极时方向为正,反之为负为正,反之为负1.1.输入短路电流输入短路电流ISD(也叫输入低电平电流(也叫输入低电平电流IIL)当当VIL=0V时由

    25、输入端流出的电流时由输入端流出的电流mA 4.1K 37.05RVVI 1be1CCIL前级驱动门导通时,前级驱动门导通时,IIL将灌将灌入前级门,称为灌电流负载入前级门,称为灌电流负载2.2.输入漏电流输入漏电流IIH(输入高电平电流)(输入高电平电流)指一个输入端接高电平,其余输入端接低电平,经该输指一个输入端接高电平,其余输入端接低电平,经该输入端流入的电流。约入端流入的电流。约10AA左右左右返回返回2022-7-2240 扇入系数扇入系数N Ni i和扇出系数和扇出系数N NO O1.1.扇入系数扇入系数N Ni i是指合格的输入端的个数是指合格的输入端的个数2.2.扇出系数扇出系数

    26、N NO O是指在灌电流(输出低电平)状态是指在灌电流(输出低电平)状态下驱动同类门的个数。下驱动同类门的个数。ILOLmaxO/IIN其中其中I IOLmaxOLmax为最大允许灌电流,为最大允许灌电流,,I,IILIL是一个负载是一个负载门灌入本级的电流(门灌入本级的电流(1.4mA1.4mA)。)。NoNo越大,说越大,说明门的负载能力越强明门的负载能力越强返回返回TTLTTL“与非与非”门的外特性及主要参门的外特性及主要参数数2022-7-2241 平均传输延迟时间平均传输延迟时间t tpdpd导通延迟时间导通延迟时间t tPHPH:L L输入波形上升沿的输入波形上升沿的50%50%幅

    27、值处到幅值处到输出波形下降沿输出波形下降沿50%50%幅值处所需要的时间,幅值处所需要的时间,截止延迟时间截止延迟时间t tPLHPLH:从输从输入波形下降沿入波形下降沿50%50%幅值幅值处到输出波形上升沿处到输出波形上升沿50%50%幅值处所需要的时幅值处所需要的时间,间,平均传输延迟时间平均传输延迟时间t tpdpd:2t t t PHLPLHpd通常通常t tPLHPLHt tPHLPHL,t tpdpd越小,越小,电路的开关速度越高。电路的开关速度越高。一般一般t tpdpd=10ns=10ns40ns40ns输入信号输入信号VI输出信号输出信号V0TTLTTL“与非与非”门的外特性

    28、及主要参门的外特性及主要参数数返回返回2022-7-2242三态逻辑门(三态逻辑门(TSL)集电极开路集电极开路TTLTTL“与非与非”门(门(OCOC门)门)2022-7-2243集电极开路集电极开路TTLTTL“与非与非”门(门(OCOC门)门)10该与非门输出低该与非门输出低电平,电平,T5导通导通 TTL门输出端并联问题门输出端并联问题当将两个当将两个TTLTTL“与与非非”门输出端直门输出端直接并联时:接并联时:V VccccRR5 5门门1 1的的T T4 4门门2 2的的T T5 5产生产生一个很大的电流一个很大的电流产生一个大电流产生一个大电流1 1、抬高门、抬高门2 2输出输

    29、出低电平低电平2 2、会因功耗过大、会因功耗过大损坏门器件损坏门器件注:注:TTLTTL输出端输出端不能直接并联不能直接并联该与非门输出高该与非门输出高电平,电平,T5截止截止2022-7-2244TTL与非门电路与非门电路集电极开路集电极开路TTLTTL“与非与非”门(门(OCOC门)门)OCOC门的结构门的结构RLVC集电极开路与非门(集电极开路与非门(OC门)门)当输入端全为高电当输入端全为高电平时,平时,T2、T5导通,导通,输出输出F为低电平;为低电平;输入端有一个为输入端有一个为低电平时,低电平时,T2、T5截止,输出截止,输出F高高电平接近电源电电平接近电源电压压VC。OC门完成

    30、门完成“与非与非”逻辑功逻辑功能能逻辑符号:逻辑符号:输出逻辑电平:输出逻辑电平:低电平低电平0.3V高电平为高电平为VC(5-30V)ABF 2022-7-2245 OC门实现门实现“线与线与”逻逻辑辑FRLVC相当于相当于“与门与门”逻辑等效符号逻辑等效符号21F FF_CDAB_CDAB 负载电阻负载电阻RL的选择的选择集电极开路集电极开路TTLTTL“与非与非”门(门(OCOC门)门)2022-7-2246集电极开路集电极开路TTLTTL“与非与非”门(门(OCOC门)门)OC门应用门应用-电平转换器电平转换器OC门需外接电阻,所以电源门需外接电阻,所以电源VC可以选可以选5V30V,

    31、因此,因此OC门作为门作为TTL电路可以和其它不同类型不同电平的逻电路可以和其它不同类型不同电平的逻辑电路进行连接辑电路进行连接TTL电路驱动电路驱动CMOS电路图电路图C M O S 电 路 的电 路 的 VD D =5 V 1 8 V,特 别 是,特 别 是VDD VCC时,必须选用时,必须选用集电极开路(集电极开路(OC门)门)TTL电路电路CMOS电源电压电源电压VDD =5V时,一般的时,一般的TTL门可门可以直接驱动以直接驱动CMOS门门2022-7-2247三态逻辑门(三态逻辑门(TSLTSL)三态门三态门工作原理工作原理除具有除具有TTL“与非与非”门输出高、低电门输出高、低电

    32、平状态外,还有平状态外,还有第三种输出状态第三种输出状态 高阻状态高阻状态,又称,又称禁止态或失效态禁止态或失效态非门,是三态门的非门,是三态门的状态控制部分状态控制部分E使能端使能端六管六管TTL与非门与非门增加部分增加部分当当 E=0时,时,T4输出高电平输出高电平VC=1,D2截止,此时后面截止,此时后面电路执行正常与非功能电路执行正常与非功能F=AB10.31V1V输出输出F端处于高阻状态记为端处于高阻状态记为ZT6、T7、T9、T10均截止均截止Z当当=1时,时,2022-7-2248高阻状态与非功能 ZF ABF1E0E_高阻状态与非功能 ZF ABF0E1E_使使能能端端的的两两

    33、种种控控制制方方式式低电平使能低电平使能高电平使能高电平使能三态门的逻辑符号三态门的逻辑符号ABF EFAB E2022-7-2249 三态门的应用三态门的应用1.三态门广泛用于数据总线结构三态门广泛用于数据总线结构任何时刻只能有一个任何时刻只能有一个控制端有效,即只有控制端有效,即只有一个门处于数据传输,一个门处于数据传输,其它门处于禁止状态其它门处于禁止状态2.双向传输双向传输当当E=0时,门时,门1工作,工作,门门2禁止,数据从禁止,数据从A送到送到B;E=1时,门时,门1禁止,禁止,门门2工作,数据从工作,数据从B送到送到A。三态逻辑门(三态逻辑门(T Threehree S Statetate L Logic,ogic,TSLTSL)总线总线2022-7-2250TTL或非门或非门ABCR1R2VCCFB1B2T1T2F=ABCF=A+B+CVCCVOR2AT1BT22022-7-2251TTL与或非门与或非门ABCR1VCCFR2T1T2DEFR1F=ABC+DEFABCDEFF速度不够快防止管子进入饱和状态2022-7-2252作作 业业lP84-85,4.10 4.12(b)

    展开阅读全文
    提示  163文库所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
    关于本文
    本文标题:最新-第4章TTL电路半导体集成电路共14章-PPT课件.ppt
    链接地址:https://www.163wenku.com/p-3533478.html

    Copyright@ 2017-2037 Www.163WenKu.Com  网站版权所有  |  资源地图   
    IPC备案号:蜀ICP备2021032737号  | 川公网安备 51099002000191号


    侵权投诉QQ:3464097650  资料上传QQ:3464097650
       


    【声明】本站为“文档C2C交易模式”,即用户上传的文档直接卖给(下载)用户,本站只是网络空间服务平台,本站所有原创文档下载所得归上传人所有,如您发现上传作品侵犯了您的版权,请立刻联系我们并提供证据,我们将在3个工作日内予以改正。

    163文库