物理电子学-基于FPGA的多链合并抽取法TDC课件.pptx

1、基于FPGA的多链合并抽取法高精度TDC目录TDC 基本概念多链合并抽取法TDC结构测试结果TDCIn electronic instrumentation and signal processing,a time to digital converter(abbreviated TDC)is a device for recognizing events and providing a digital representation of the time they occurred.应用于高能物理实验，例如飞行时间探测器；应用于信号处理，例如数字锁相环。基于测量类别，分为起停式 TDC 和时

2、间戳式 TDC.高精度TDC的基本结构粗时钟+细时钟细时钟是通过对粗时钟内插得到的基本的内插方式延时链内插多相位时钟采样游标卡尺延迟链型TDC基本结构基于FPGA的延迟链内插TDC利用FPGA中进位链作为延迟链进行内插多链内插技术将多把尺子叠在一起去测量。尺子之间互相内插。多链内插的问题对内插后bin宽的测量冗余bin对后续数据处理的压力积分非线性与微分非线性抽取法抽取法的作用1.减小冗余bin个数2.减小非线性误差多链内插技术测试结果积分非线性误差四链原始积分非线性，1LSB=2.37ps四链抽取后的积分非线性，1LSB=3.17ps测试条件：Kintex7 KC705开发板 4链TDC 5

3、54MHz测试结果TDC两通道测量测试结果TDC精度与链数的关系测试结果TDC精度与抽取数的关系测试结果温度稳定性TDC精度的温度稳定性较好总结TDC 是一种时间-数字转换器件，具有广泛的应用多链合并抽取法 TDC 可以有效提高 TDC 的精度测试结果显示该TDC设计方案具有高精度和高稳定性相关文章Qiang Cao,Yonggang Wang,and Chong Liu.A combination of multiple channels of FPGA based time-to-digital converter for high time precision.Nuclear Scien

4、ce Symposium,Medical Imaging Conference and Room-Temperature Semiconductor Detector Workshop(NSS/MIC/RTSD),2016.IEEE,2016.Yonggang Wang,Qiang Cao,Chong Liu.A Multi-chain Merged Tapped Delay Line for High Precision Time-to-Digital Converters in FPGAs.IEEE Transactions on Circuits and Systems II:Express Briefs(2017).