电工与电子技术-(13)课件.ppt

1、第第1313章章 组组合合逻辑电逻辑电路路电电路路本章主要内本章主要内容容 本章主要介绍基本逻辑门电路的功能、描述方法、逻辑函本章主要介绍基本逻辑门电路的功能、描述方法、逻辑函数及其化简；组合逻辑电路的分析与设计，常用中规模集成组数及其化简；组合逻辑电路的分析与设计，常用中规模集成组合逻辑电路的工作原理及应用。合逻辑电路的工作原理及应用。【引例引例】如何显示如何显示数字的？数字的？交通红绿灯交通红绿灯13.1 13.1 概概 述述 信号信号模拟信号：信号的幅度和时间是连续的模拟信号：信号的幅度和时间是连续的数字信号：信号的幅度和时间是离散的数字信号：信号的幅度和时间是离散的模拟信号模拟信号数字

2、信号数字信号13.1 13.1 概概 述述 电路电路模拟电路：处理模拟信号的电路，如运放、模拟电路：处理模拟信号的电路，如运放、功放、电源等。功放、电源等。数字电路：处理数字信号的电路，如编码数字电路：处理数字信号的电路，如编码器、译码器、计数器、寄存器等。器、译码器、计数器、寄存器等。注意：注意：在数字电路中，数字信号的取值只有两种：在数字电路中，数字信号的取值只有两种：“0”和和“1”，它们没有任何数值意义，只表示事物的两个对立状态，它们没有任何数值意义，只表示事物的两个对立状态，如三极如三极管的导通与截止，电平的高与低，开关的闭合与断开，指示灯管的导通与截止，电平的高与低，开关的闭合与断

3、开，指示灯的亮与灭等等，的亮与灭等等，这种表示方式称为二值逻辑或数字逻辑，实现这种表示方式称为二值逻辑或数字逻辑，实现这种二值逻辑的电路就是数字逻辑电路，简称数字电路这种二值逻辑的电路就是数字逻辑电路，简称数字电路 13.1 13.1 概概 述述 数字电路中数字电路中逻辑门电路的分类：逻辑门电路的分类：构成元件构成元件DTL门电路门电路：主要由二极管和三极管组成：主要由二极管和三极管组成TTL门电路门电路：主要是由三极管组成：主要是由三极管组成CMOS门电路门电路：主要由：主要由MOS管组成管组成是否集成是否集成分立元件逻辑门电路分立元件逻辑门电路集成逻辑门电路集成逻辑门电路小规模小规模SSI

4、中规模中规模MSI大规模大规模LSI超大规模超大规模VLSI逻辑代数逻辑代数13.1 13.1 概概 述述 数字电路研究的对象是输出与输入的逻辑关系，使用的工数字电路研究的对象是输出与输入的逻辑关系，使用的工具为布尔代数，它最早是由英国数学家具为布尔代数，它最早是由英国数学家乔治乔治布尔布尔（George Boole）在）在1847年提出的，主要是研究逻辑变量之间的关系。由于数年提出的，主要是研究逻辑变量之间的关系。由于数字电路中的元件都是处于开关状态，故被叫做开关代数或逻辑字电路中的元件都是处于开关状态，故被叫做开关代数或逻辑代数。代数。注意：与普通代数的区别注意：与普通代数的区别1.逻辑代

5、数取值只有两种逻辑代数取值只有两种“0”和和“1”，无数值意义；而普通代，无数值意义；而普通代数有正数、负数等等；数有正数、负数等等；2.逻辑代数运算规则有和普通代数相似的规则，如结合律和分逻辑代数运算规则有和普通代数相似的规则，如结合律和分配律，但也有自己的特别规则，如反演律、吸收律等。配律，但也有自己的特别规则，如反演律、吸收律等。13.2 13.2 逻辑运逻辑运算及其算及其门电门电路路 13.2.1 13.2.1 基本逻辑运算及其门电路基本逻辑运算及其门电路1.与运算及其与门与运算及其与门 与逻辑运算也称为逻辑乘，两变量的与逻辑运算可用与逻辑运算也称为逻辑乘，两变量的与逻辑运算可用逻辑代

6、数式表示为逻辑代数式表示为BAY与逻辑真值表与逻辑真值表有有“0”出出“0”全全“1”出出“1”与门逻辑符号与门逻辑符号国际标国际标准符号准符号国际常国际常用符号用符号二极管与门电路二极管与门电路13.2 13.2 逻辑运逻辑运算及其算及其门电门电路路 三三3输入与门输入与门7411（74LS11）的外形图及管脚图）的外形图及管脚图13.2 13.2 逻辑运逻辑运算及其算及其门电门电路路 2.或逻辑运算及其或门或逻辑运算及其或门 或逻辑运算也称为逻辑加，两变量的或逻辑运算可用逻辑或逻辑运算也称为逻辑加，两变量的或逻辑运算可用逻辑代数式表示为代数式表示为BAY或逻辑真值表或逻辑真值表有有“1”出

7、出“1”全全“0”出出“0”或门逻辑符号或门逻辑符号二极管或门电路二极管或门电路13.2 13.2 逻辑运逻辑运算及其算及其门电门电路路 四四2输入或门输入或门74LS32的外形图及管脚图的外形图及管脚图13.2 13.2 逻辑运逻辑运算及其算及其门电门电路路 3.非逻辑运算及其非门非逻辑运算及其非门非逻辑运算就是取反逻辑，逻辑代数式表示为非逻辑运算就是取反逻辑，逻辑代数式表示为AY 表表 1 1 3 3.2 2-5 5非非 逻逻 辑辑 运运 算算 真真 值值表表AY001输输 出出输输 入入1AYAY1非非门门逻逻辑辑符符号号图图5.213国际标准符号)(a国际常用符号)(b非逻辑真值表非逻

8、辑真值表AYAY1非非门门逻逻辑辑符符号号图图5.213国际标准符号)(a国际常用符号)(b非门逻辑符号非门逻辑符号三极管非门电路三极管非门电路A+5VYR1R2T1T2T3T4D1D2R3R4内内部部原原理理电电路路)(b集成集成TTL非门的内部电路非门的内部电路13.2 13.2 逻辑运逻辑运算及其算及其门电门电路路 六反相器（非门）六反相器（非门）74LS04的外形图及管脚图的外形图及管脚图13.2.2 13.2.2 复杂逻辑运算及其门电路复杂逻辑运算及其门电路13.2 13.2 逻辑运逻辑运算及其算及其门电门电路路 由上面的三种基本运算可以组合成与非运算、或非运算、由上面的三种基本运算

9、可以组合成与非运算、或非运算、与或非运算、异或运算和同或运算。与或非运算、异或运算和同或运算。1.与非运算及其与非门与非运算及其与非门两输入逻辑变量的与非运算逻辑式为两输入逻辑变量的与非运算逻辑式为ABY ABY000011111110与非逻辑运算真值表与非逻辑运算真值表表表7.213输入输入输出输出与非逻辑真值表与非逻辑真值表与非门逻辑符号与非门逻辑符号A+5VYR1R2T1T2T3T4D2D2R3R4内内部部原原理理电电路路)(bD1B集成集成TTL与非门的内部电路与非门的内部电路有有“0”出出“1”全全“1”出出“0”13.2 13.2 逻辑运逻辑运算及其算及其门电门电路路 四四2输入与

10、非门输入与非门74LS00的外形图及管脚图的外形图及管脚图2.或非运算及其或非门或非运算及其或非门13.2 13.2 逻辑运逻辑运算及其算及其门电门电路路 两输入逻辑变量的或非运算逻辑式为两输入逻辑变量的或非运算逻辑式为有有“1”出出“0”全全“0”出出“1”ABY000011111000或非逻辑运算真值表或非逻辑运算真值表表表8.213输入输入输出输出BAY或非逻辑真值表或非逻辑真值表或非门逻辑符号或非门逻辑符号13.2 13.2 逻辑运逻辑运算及其算及其门电门电路路 四四2输入与非门输入与非门74LS00的外形图及管脚图的外形图及管脚图13.2 13.2 逻辑运逻辑运算及其算及其门电门电路

11、路 3.与或非运算及其与或非门与或非运算及其与或非门与或非运算的逻辑式为与或非运算的逻辑式为 CDABY与或非门逻辑符号与或非门逻辑符号双双2路路2-2（3）输入与或非门）输入与或非门74LS51的外形图及管脚图的外形图及管脚图13.2 13.2 逻辑运逻辑运算及其算及其门电门电路路 13.2 13.2 逻辑运逻辑运算及其算及其门电门电路路 4.异或、同或运算及其异或、同或门异或、同或运算及其异或、同或门异或运算及异或门异或运算及异或门 如果两个输入逻辑变量的取值相同时，输出为如果两个输入逻辑变量的取值相同时，输出为“0”，取值，取值不同时输出为不同时输出为“1”，这种逻辑关系称为异或逻辑运算

12、，其表达，这种逻辑关系称为异或逻辑运算，其表达式为式为 BABABAY异或逻辑真值表异或逻辑真值表异或门逻辑符号异或门逻辑符号异或逻辑异或逻辑运算符号运算符号 13.2 13.2 逻辑运逻辑运算及其算及其门电门电路路 注意：注意：异或逻辑运算具有以下性质：异或逻辑运算具有以下性质：AA 01AA0 AA1 AA四四2输入异或输入异或74LS136的外形图及管脚图的外形图及管脚图13.2 13.2 逻辑运逻辑运算及其算及其门电门电路路 同或运算及同或门同或运算及同或门 如果两个输入逻辑变量的取值相同时，输出为如果两个输入逻辑变量的取值相同时，输出为“1”，取值，取值不同时输出为不同时输出为“0”

13、，这种逻辑关系称为同或逻辑运算，它是异，这种逻辑关系称为同或逻辑运算，它是异或的取反。其表达式为或的取反。其表达式为 AB ABBAYBA同或逻辑真值表同或逻辑真值表同或门逻辑符号同或门逻辑符号同或逻辑同或逻辑运算符号运算符号 13.2 13.2 逻辑运逻辑运算及其算及其门电门电路路 四四2输入异或输入异或/异或非门异或非门74LS136的管脚图的管脚图 当当MA（MB）为高电）为高电平时，门电路为异或非门平时，门电路为异或非门（同或门），当为低电平（同或门），当为低电平时，为异或门。时，为异或门。注意：注意：13.2 13.2 逻辑运逻辑运算及其算及其门电门电路路 13.2.3 13.2.3

14、 正逻辑和负逻辑正逻辑和负逻辑 在数字电路中，若假定高电平为在数字电路中，若假定高电平为“1”，低电平为，低电平为“0”，称，称为正逻辑；若假定高电平为为正逻辑；若假定高电平为“0”，低电平为，低电平为“1”，称为负逻辑。，称为负逻辑。BAYABY11110000输出输出输入输入1110负逻辑或门真值表负逻辑或门真值表表表11.213正逻辑正逻辑负逻辑负逻辑与逻辑门与逻辑门或逻辑门或逻辑门BAY13.3 13.3 逻辑逻辑函函数数及化及化简简 13.3.1 13.3.1 逻辑代数基本公式、常用定律及运算规则逻辑代数基本公式、常用定律及运算规则1.基本公式基本公式（1 1）与运算）与运算00 A

15、AA 1AAA0A A（2 2）或运算）或运算AA 011 AAAA1 AA（3 3）非运算）非运算AA 01 10 13.3 13.3 逻辑逻辑函函数数及化及化简简 2常用定律常用定律（1 1）交换律）交换律ABBAABBA（2 2）结合律）结合律CABBCA)()(CBACBA)()(（3 3）分配律）分配律)(CABABCA证明：证明：()()(1)AB ACA AA CB AB CAA CB AB CACBB CABC13.3 13.3 逻辑逻辑函函数数及化及化简简（4 4）吸收律）吸收律AABABABAAABAABABAA)(BAABAAABACAABBCCAAB偶是多余偶是多余D（

16、5 5）摩根定律）摩根定律证明：证明：()ABACBCABACAA BCABACABCABCABACBAABBABA应用比较多应用比较多D13.3 13.3 逻辑逻辑函函数数及化及化简简 3.运算规则运算规则（1 1）代入规则）代入规则内容：任何一个含有变量内容：任何一个含有变量 的等式，如果将所有出现的等式，如果将所有出现A的位的位置都用同一个逻辑函数置都用同一个逻辑函数 来替换，则等式仍然成立，这就是代来替换，则等式仍然成立，这就是代入规则。入规则。【证明证明】【例例13.3-113.3-1】若等式若等式 成立，设成立，设 ，则证明等式则证明等式 成立。成立。)(CABABCABACBAB

17、AA将将C用用 代替，代入已知等式中，其左边为代替，代入已知等式中，其左边为 BA BAABABABCA)(等式右边为：等式右边为：BABABAABACABA1)()()(由于由于)(CABABCABABAA13.3 13.3 逻辑逻辑函函数数及化及化简简（2 2）反演规则）反演规则内容：若已知逻辑函数内容：若已知逻辑函数Y的逻辑式，的逻辑式，则只要将则只要将Y 式中所有的式中所有的“”换为换为“+”,“+”换为换为“”,常量常量“0”换成换成“1”，“1”换成换成“0”，所有原变量（不带非号）换成反变量，所有反变量换成，所有原变量（不带非号）换成反变量，所有反变量换成原变量，得到的新的逻辑函

18、数式即为原式原变量，得到的新的逻辑函数式即为原式Y 的反函数的反函数 （也称（也称补函数），这就是反演规则补函数），这就是反演规则 Y 反演规则可用于求已知逻辑函数的反函数，但要注反演规则可用于求已知逻辑函数的反函数，但要注意下面两点：意下面两点：要遵守要遵守“先与后或先与后或”的优先运算次序；的优先运算次序；两个变量以上取反的非号要保留。两个变量以上取反的非号要保留。求某逻辑代数的反函数有两种方法，即直接求反和利用求某逻辑代数的反函数有两种方法，即直接求反和利用反演规则。反演规则。13.3 13.3 逻辑逻辑函函数数及化及化简简【例例13.3-213.3-2】若某逻辑函数若某逻辑函数 ，求其

19、反函数，求其反函数 。CBABYY【解解】1.直接求反直接求反CBCABACBBACBABCBABY)(2.利用反演规则利用反演规则CBCABACBBAY)(故利用反演规则可以很方便故利用反演规则可以很方便求得一个逻辑函数的反函数求得一个逻辑函数的反函数13.3 13.3 逻辑逻辑函函数数及化及化简简【解解】【例例13.3-313.3-3】利用反演规则求逻辑函数利用反演规则求逻辑函数 的反的反函数函数 。DBDACBAYY由反演规则可得由反演规则可得 ()YAB C ADBD()()AB CAD BD故在利用反演规则求反函数时，若求反符故在利用反演规则求反函数时，若求反符号下面不是一个变量，则

20、求反符号要保留号下面不是一个变量，则求反符号要保留()()AB CADBD()()AD BDABADBD13.3 13.3 逻辑逻辑函函数数及化及化简简（3 3）对偶规则）对偶规则 逻辑函数对偶式逻辑函数对偶式 设设Y是一个逻辑函数，如果将是一个逻辑函数，如果将Y中所有的中所有的“+”换成换成“”，“”换成换成“+”，“1”换成与换成与“0”，“0”换成与换成与“1”，而逻，而逻辑变量形式保持不变，则所得新的逻辑函数式辑变量形式保持不变，则所得新的逻辑函数式Yd 称为称为Y 的对偶的对偶式。式。对偶规则对偶规则内容：如果两个逻辑函数内容：如果两个逻辑函数Y 和和G 相等，则其对偶式相等，则其对

21、偶式Yd 和和Gd 也必然相等。反之，若两个逻辑函数的对偶式相等，则这两个也必然相等。反之，若两个逻辑函数的对偶式相等，则这两个逻辑函数也相等。逻辑函数也相等。注意：利用对偶规则可证明逻辑函数等式成立，注注意：利用对偶规则可证明逻辑函数等式成立，注意在利用对偶规则求对偶式时，依然遵守意在利用对偶规则求对偶式时，依然遵守“先与后先与后或或”的原则，并且两个以上变量的非号要保留的原则，并且两个以上变量的非号要保留13.3 13.3 逻辑逻辑函函数数及化及化简简【例例13.3-413.3-4】利用对偶规则证明等式利用对偶规则证明等式 )(CABABCA【证明证明】设设 BCAY)(CABAG它们的对

22、偶式为它们的对偶式为ACABCBAYd)(ACABGd由于由于 ddGYGY 证得证得)(CABABCA13.3 13.3 逻辑逻辑函函数数及化及化简简【例例13.3-513.3-5】求下面逻辑函数的反函数及对偶式。求下面逻辑函数的反函数及对偶式。DCDBBCAY【解解】根据反演规则，可得所求逻辑函数的反函数为根据反演规则，可得所求逻辑函数的反函数为DCDBCBAY)()(其对偶式为其对偶式为DCDBCBAYd)()(13.3 13.3 逻辑逻辑函函数数及化及化简简 13.3.2 13.3.2 逻辑关系的描述逻辑关系的描述描述输出描述输出和输入逻和输入逻辑关系辑关系逻辑逻辑函数式函数式逻辑逻辑

23、电路电路时序波形时序波形卡诺图卡诺图真值表真值表1.逻辑函数式逻辑函数式 描述输出、输入逻辑关系的逻辑代数式，就是逻辑函数描述输出、输入逻辑关系的逻辑代数式，就是逻辑函数式，如式，如ACBCABY13.3 13.3 逻辑逻辑函函数数及化及化简简 2.真值表真值表将输入、输出的全部取值列入表中，就构成真值表将输入、输出的全部取值列入表中，就构成真值表。ACBCABYABCCABCBABCAY由真值表由真值表Y写逻辑式时，取值为写逻辑式时，取值为“1”的项为逻辑加，而每一个的项为逻辑加，而每一个Y=1对应输入为逻辑乘，输入为对应输入为逻辑乘，输入为“0”写写成反变量，输入为成反变量，输入为”1“写

24、成原变量。写成原变量。当写反函数的逻辑式时，只要写取当写反函数的逻辑式时，只要写取值为值为“0”的项做逻辑加即可的项做逻辑加即可。YABCABCABCABC13.3 13.3 逻辑逻辑函函数数及化及化简简【例例13.3-6】下表为某逻辑函数的真值表，试写出其逻辑式。下表为某逻辑函数的真值表，试写出其逻辑式。【解解】由真值表可以写出由真值表可以写出ABCCBACBACBAY1CABCBABCACBAY2注意：此例中，当输入有奇数注意：此例中，当输入有奇数个高电平时，输出个高电平时，输出Y1=1；当输；当输入有偶数个高电平时，输出入有偶数个高电平时，输出Y2=1，故此逻辑电路为奇偶判，故此逻辑电路

25、为奇偶判别电路。别电路。13.3 13.3 逻辑逻辑函函数数及化及化简简 3.逻辑电路逻辑电路用门电路符号实现输出、输入的逻辑关系即为逻辑电路。用门电路符号实现输出、输入的逻辑关系即为逻辑电路。ACBCABYYABBCACABBCACAB BC AC与非门实现与非门实现注：不同的逻辑电路可实现同一逻辑关系，注：不同的逻辑电路可实现同一逻辑关系，但电路的繁简、门类型的多少不同。但电路的繁简、门类型的多少不同。13.3 13.3 逻辑逻辑函函数数及化及化简简【例例13.3-7】写出如图所示逻辑电路的函数式，并列出真值表，写出如图所示逻辑电路的函数式，并列出真值表，说明电路的逻辑关系。说明电路的逻辑

26、关系。【解解】ABA ABB ABABBABAY由逻辑电路可得由逻辑电路可得利用摩根定律化简得利用摩根定律化简得()()YA AB B ABA ABB ABA ABB ABABAB 由化简后逻辑式可得其真值表由化简后逻辑式可得其真值表 ABY000011110110的的真真值值表表例例表表7.3133.313输输入入输输出出输出和输出和输入为输入为异或逻异或逻辑关系辑关系 13.3 13.3 逻辑逻辑函函数数及化及化简简 4.4.时序图时序图YABAB注意：在数字电路中，输入、输出的高电平和注意：在数字电路中，输入、输出的高电平和低电平都有一定的范围，如低电平都有一定的范围，如TTL逻辑门输入

27、低逻辑门输入低电平最大值为电平最大值为0.8V，输入高电平最小值为，输入高电平最小值为2V，故数字电路抗干扰能力比模拟电路强。故数字电路抗干扰能力比模拟电路强。异或逻辑关系时序图异或逻辑关系时序图13.3 13.3 逻辑逻辑函函数数及化及化简简【例例13.3-8】某逻辑电路的输入、输出波形如图所示，写出其真某逻辑电路的输入、输出波形如图所示，写出其真值表和输出端逻辑式，并画出用与非门实现的逻辑电路。值表和输出端逻辑式，并画出用与非门实现的逻辑电路。【解解】由时序图逻辑电路的真值表由时序图逻辑电路的真值表 ABY0000011111110000000C0011111111100入输输出13.3

28、13.3 逻辑逻辑函函数数及化及化简简 由真值表写出电路的逻辑式由真值表写出电路的逻辑式 ABY0000011111110000000C0011111111100入输输 出YABCABCABCABCABCABCABCABCABC ABC ABC ABC画出逻辑电路画出逻辑电路&111ABCY的的逻逻辑辑电电路路例例图图8.3136.31313.3 13.3 逻辑逻辑函函数数及化及化简简 13.3.3 13.3.3 逻辑函数的化简逻辑函数的化简1.公式法化简公式法化简 内容：利用逻辑代数的公式、定律对逻辑函数进行简化。此方内容：利用逻辑代数的公式、定律对逻辑函数进行简化。此方法要求熟练记住公式，

29、并掌握一定的技巧。如果逻辑函数式比法要求熟练记住公式，并掌握一定的技巧。如果逻辑函数式比较复杂，可能不确定最终函数是否最简。较复杂，可能不确定最终函数是否最简。【例例13.3-.9】化简下面逻辑函数，并说明利用了什么公式。化简下面逻辑函数，并说明利用了什么公式。1YABACBC【解解】2YACDADCDC D3YABBCABBC1YABACBCABABC（）CBABA利用摩根定律利用摩根定律 BAABCBA利用公式利用公式 BABAA13.3 13.3 逻辑逻辑函函数数及化及化简简 2YACDADCDC DCDADC D利用利用 AABA3YABBCABBCCBBACBAACCBA)()(利用

30、利用1 AACBBACBACABCBACBABABBCACB)(利用利用 AABABACACB利用利用1 AA13.3 13.3 逻辑逻辑函函数数及化及化简简 2.卡诺图化简卡诺图化简（1 1）卡诺图）卡诺图 ABC01000111100m1m2m3m4m5m6m7mABCD00000101111110100m1m2m3m4m5m6m7m8m9m10m11m12m13m14m15mAB01010m1m2m3mABC01000111100m1m2m3m4m5m6m7mABCD00000101111110100m1m2m3m4m5m6m7m8m9m10m11m12m13m14m15mAB01010

31、m1m2m3m卡卡诺诺图图图图7.313 二二变变量量的的卡卡诺诺图图)(a三三变变量量的的卡卡诺诺图图)(b四四变变量量的的卡卡诺诺图图)(c 卡诺图也是表示逻辑关系的一种方法，它是将逻辑函数图卡诺图也是表示逻辑关系的一种方法，它是将逻辑函数图形化，是一种平面方格阵图形化，是一种平面方格阵图 二变量卡诺图二变量卡诺图 三变量卡诺图三变量卡诺图 四变量卡诺图四变量卡诺图 注：其中注：其中mi为最小项为最小项n变量的卡诺图其方变量的卡诺图其方格数为格数为2n个，其中个，其中方格外面的数码为方格外面的数码为变量的取值变量的取值 13.3 13.3 逻辑逻辑函函数数及化及化简简 最小项定义：最小项定

32、义：最小项：为包含所有输入变量的乘积项，每个变量仅在乘积最小项：为包含所有输入变量的乘积项，每个变量仅在乘积项中出现一次。项中出现一次。下标为对应变量下标为对应变量取值的十进制数取值的十进制数最小项的性质：最小项的性质：变量取值中只有一组取值使得某最变量取值中只有一组取值使得某最小项为小项为1，其它取值均为零。，其它取值均为零。所有最小项之和等于所有最小项之和等于1，即，即 1201niim13.3 13.3 逻辑逻辑函函数数及化及化简简 逻辑相邻最小项逻辑相邻最小项 在两个或两个以上最小项中，只有一个变量取值不同，这在两个或两个以上最小项中，只有一个变量取值不同，这些最小项称为逻辑相邻些最小

33、项称为逻辑相邻 最小项。最小项。ABC01000111100m1m2m3m4m5m6m7mABCD00000101111110100m1m2m3m4m5m6m7m8m9m10m11m12m13m14m15mAB01010m1m2m3m卡卡诺诺图图图图7.313 二二变变量量的的卡卡诺诺图图)(a三三变变量量的的卡卡诺诺图图)(b四四变变量量的的卡卡诺诺图图)(c注意：注意：为了使得几何相邻的最小项逻辑上也相邻，因为了使得几何相邻的最小项逻辑上也相邻，因此将卡诺图中的变量取值此将卡诺图中的变量取值“10”和和“11”对调了位置。对调了位置。逻辑相邻逻辑相邻最小项最小项逻辑相邻逻辑相邻最小项最小项

34、逻辑相邻逻辑相邻最小项最小项逻辑相邻逻辑相邻最小项最小项逻辑相邻逻辑相邻最小项最小项13.3 13.3 逻辑逻辑函函数数及化及化简简（2 2）逻辑函数的卡诺图）逻辑函数的卡诺图 由于卡诺图中的每一项都是最小项，通常函数逻辑式不一由于卡诺图中的每一项都是最小项，通常函数逻辑式不一定是最小项之和的形式，故在画逻辑函数的卡诺图时，必须把定是最小项之和的形式，故在画逻辑函数的卡诺图时，必须把逻辑函数式转换成最小项之和的形式逻辑函数式转换成最小项之和的形式，可采用配项法。如，可采用配项法。如3467()()()(3,4,6,7)iiYABACBCAB CCA BB CAA BCABCABCABCABCA

35、BCABCmmmmm i卡诺图卡诺图ABC0100011110111113.3 13.3 逻辑逻辑函函数数及化及化简简 注意：注意：画逻辑函数卡诺图除了用配项法把其转换成最画逻辑函数卡诺图除了用配项法把其转换成最小项之和方法外，也可以通过真值表和观察法得到卡小项之和方法外，也可以通过真值表和观察法得到卡诺图诺图 。BCCAABY真值表真值表111113.3 13.3 逻辑逻辑函函数数及化及化简简 观察法：观察法：BCCAABYA=1、B=1时，时，Y=11111A=1、C=0时，时，Y=1B=1、C=1时，时，Y=113.3 13.3 逻辑逻辑函函数数及化及化简简【例例13.3-10】利用真值

36、表画出下面逻辑函数的卡诺图：利用真值表画出下面逻辑函数的卡诺图：CABACABAY【解解】根据所给逻辑式写出的真值表根据所给逻辑式写出的真值表 ABY0000001111110000000C1111111111101入输输 出卡诺图中填卡诺图中填“1”11111113.3 13.3 逻辑逻辑函函数数及化及化简简【例例13.3-11】利用观察法画出下面逻辑函数的卡诺图利用观察法画出下面逻辑函数的卡诺图:DCDBCAAY【解解】A11111111CB1D111113.3 13.3 逻辑逻辑函函数数及化及化简简【例例13.3-12】画出下面两个逻辑函数的卡诺图画出下面两个逻辑函数的卡诺图:CDBAD

37、BADCAABCDADCBAYCACBACBAY),(),(21【解解】1111111111111111113.3 13.3 逻辑逻辑函函数数及化及化简简（3 3）逻辑函数的卡诺图化简法）逻辑函数的卡诺图化简法步骤步骤:画出逻辑函数卡诺图；画出逻辑函数卡诺图；圈完卡诺图中所有的圈完卡诺图中所有的“1”，且圈数最少，且圈数最少；圈圈“1”1”的规则为的规则为a.圈圈“1“的个数必须为的个数必须为2n 个，如个，如2个、个、4个、个、8个个-；b.圈中的圈中的“1”必须为逻辑相邻；必须为逻辑相邻；c.圈中含圈中含“1”的个数要尽量多，但必须为的个数要尽量多，但必须为2n；d.“1”可以被不同的圈重

38、复圈过，但每个圈中必须有没被可以被不同的圈重复圈过，但每个圈中必须有没被圈过的圈过的“1”。13.3 13.3 逻辑逻辑函函数数及化及化简简 利用消去法写出每个圈的最简乘积项（与项）。利用消去法写出每个圈的最简乘积项（与项）。其写法为其写法为a圈圈“1”中，将取值相同的变量写成乘积项，其中取值为中，将取值相同的变量写成乘积项，其中取值为“1”的变量写成原变量，取值为的变量写成原变量，取值为“0”的变量写成反变量；的变量写成反变量；b.若若“1“的个数为的个数为2个，可以消去一个取值不同的变量个，可以消去一个取值不同的变量;若若圈中圈中“1“的个数为的个数为4个，则可以消去个，则可以消去2个取值

39、不同的变量个取值不同的变量;若圈中若圈中“1“的个数为的个数为8个，则可以消去个，则可以消去3个取值不同的变量。个取值不同的变量。结论：若圈中有结论：若圈中有2n个个“1，则可消去，则可消去n个变量。个变量。把各个最简乘积项相加，即为逻辑函数的最简与把各个最简乘积项相加，即为逻辑函数的最简与或式（乘积和）。或式（乘积和）。13.3 13.3 逻辑逻辑函函数数及化及化简简【例例13.3-13】利用卡诺图化简下面逻辑函数利用卡诺图化简下面逻辑函数:CBBACBBAY1CBADCCBBAY2【解解】1Y的卡诺图111111111YABACBC1YABACBC或或则则同一逻辑函数，最同一逻辑函数，最简

40、式不是唯一的简式不是唯一的CBADCCBBAY22Y先化成与或式先化成与或式2()()YAB BCCDABCABBCCDABCABACBCCDABC11111111112YCAB13.3 13.3 逻辑逻辑函函数数及化及化简简 13.3 13.3 逻辑逻辑函函数数及化及化简简【例例13.3-14】试用卡诺图法化简将下列函数化成最简与或式：试用卡诺图法化简将下列函数化成最简与或式：iiimY)13,11,9,7,5,4,3,1(【解解】11111111CBADBDADCY13.3 13.3 逻辑逻辑函函数数及化及化简简（4 4）具有无关项逻辑函数的化简）具有无关项逻辑函数的化简无关项定义无关项定

41、义 在某些逻辑电路中，输入变量的某些取值可能不出现或在某些逻辑电路中，输入变量的某些取值可能不出现或者不允许取某些值，这些取值组合构成的最小项者不允许取某些值，这些取值组合构成的最小项。包含无关项的逻辑函数的表示：包含无关项的逻辑函数的表示：ddiimmY或或0CDABmYii包含无关项的逻辑函数的化简：包含无关项的逻辑函数的化简：在化简带无关项的逻辑函数时，无关项可以看作为在化简带无关项的逻辑函数时，无关项可以看作为“1”，也可以看作为也可以看作为“0”，这要视圈中，这要视圈中“1“最多（最多（2n）而定，直到）而定，直到圈完圈完”1“为止为止。在卡诺图在卡诺图中填中填“1”在卡诺图在卡诺图

42、中填中填“”13.3 13.3 逻辑逻辑函函数数及化及化简简【例例13.3-15】化简下面逻辑函数为最简与或式：化简下面逻辑函数为最简与或式：)13,12,11,10,8,7,4,2()15,14,9,6,1,0(imimYddii【解解】111111YBCBC13.3 13.3 逻辑逻辑函函数数及化及化简简【例例13.3-16】已知逻辑函数为已知逻辑函数为0BACBADCBADABY约束条件：约束条件：试将此逻辑函数化简成最简与或式，并用与非门实现。试将此逻辑函数化简成最简与或式，并用与非门实现。【解解】约束条件可改写成约束条件可改写成 0ABABAB11111DBCACBY若用与非门实现，

43、则若用与非门实现，则13.3 13.3 逻辑逻辑函函数数及化及化简简 YBCACBDBCACBDBC AC BD&ABCDY实现实现电路电路13.4 13.4 组组合合逻辑电逻辑电路的分析路的分析与设计与设计 13.4.1 13.4.1 组合组合逻辑电路的分析逻辑电路的分析 组合逻辑电路的分析就是在给定逻辑电路情况下，通过写组合逻辑电路的分析就是在给定逻辑电路情况下，通过写逻辑式、列真值表得出电路的逻辑功能。其分析步骤为：逻辑式、列真值表得出电路的逻辑功能。其分析步骤为：由所给的逻辑电路写出输出端逻辑式，并化成最简与或式；由所给的逻辑电路写出输出端逻辑式，并化成最简与或式；由最简与或式列出输出

44、、输入真值表；由最简与或式列出输出、输入真值表；根据真值表分析输出和输入的逻辑关系。根据真值表分析输出和输入的逻辑关系。下面通过例题熟悉组合逻辑电路的分析。下面通过例题熟悉组合逻辑电路的分析。由所给逻辑图写出由所给逻辑图写出输出端逻辑式为输出端逻辑式为13.4 13.4 组组合合逻辑电逻辑电路的分析路的分析与设计与设计【例例13.4-113.4-1】试分析如图所示电路的逻辑功能。试分析如图所示电路的逻辑功能。&ABY1的逻辑电路的逻辑电路例例图图1.4131.413【解解】ABBABAY 化简化简()()YA ABB ABABAB 由化简后的最简式写由化简后的最简式写出电路的真值表出电路的真值

45、表ABY000001111101入输输出 由真值表可知，输出和输入由真值表可知，输出和输入为异或关系。为异或关系。13.4 13.4 组组合合逻辑电逻辑电路的分析路的分析与设计与设计【例例13.4-213.4-2】电路如图所示，试分析其逻辑功能。电路如图所示，试分析其逻辑功能。&ABCY1的逻辑电路的逻辑电路例例图图2.4132.413【解解】由所给逻辑图写出输由所给逻辑图写出输出端逻辑式为出端逻辑式为ABCCABCBABCAY 化简化简ABCCABCBABCAY)()()(ABCCABCBABCAABCCBA 由化简后的最简式写出电路的真值表由化简后的最简式写出电路的真值表ABY001001

46、1010110000000C0011101111100入输输出的的真真值值表表例例表表2.4132.413 由真值表可知，由真值表可知，当三个输入端状态相同当三个输入端状态相同时，输出为高电平，不同时为低电平，故时，输出为高电平，不同时为低电平，故此电路为判一致电路。此电路为判一致电路。13.4 13.4 组组合合逻辑电逻辑电路的分析路的分析与设计与设计 13.4.2 13.4.2 组合组合逻辑电路的设计逻辑电路的设计 组合逻辑电路设计是分析的逆过程，它是在给定逻辑要求组合逻辑电路设计是分析的逆过程，它是在给定逻辑要求情况下，通过列真值表、写逻辑式，化简逻辑式并变换成相应情况下，通过列真值表、

47、写逻辑式，化简逻辑式并变换成相应的形式，最后画出逻辑电路图。其一般步骤为：的形式，最后画出逻辑电路图。其一般步骤为：确定输入、输出变量并进行逻辑赋值；确定输入、输出变量并进行逻辑赋值；根据所给逻辑要求列出真值表；根据所给逻辑要求列出真值表；由真值表写出逻辑式并化简成相应的形式；由真值表写出逻辑式并化简成相应的形式；画出逻辑电路图。画出逻辑电路图。下面也是通过例题熟悉组合逻辑电路的设计。下面也是通过例题熟悉组合逻辑电路的设计。根据题意，设输入为根据题意，设输入为A、B、C三人，同意为三人，同意为“1”，不，不同意为同意为“0”；输出；输出Y为决议，决议通过为为决议，决议通过为“1”，不通过为，不

48、通过为“0”。13.4 13.4 组组合合逻辑电逻辑电路的分析路的分析与设计与设计【例例13.4-3】设计一三人表决电路，要求设计一三人表决电路，要求A、B、C三人中只要有三人中只要有两个人以上同意，决议就能通过。但两个人以上同意，决议就能通过。但A具有决定权，即如果具有决定权，即如果A同同意，其他人不同意也能通过，试用与非门实现上述要求。意，其他人不同意也能通过，试用与非门实现上述要求。【解解】根据题中的逻辑要根据题中的逻辑要求，可得到真值表求，可得到真值表ABY0000011010110000000C1111111111101入输输出的真值表的真值表例例表表3.4133.41313.4 1

49、3.4 组组合合逻辑电逻辑电路的分析路的分析与设计与设计 由真值表写出逻辑式并化简由真值表写出逻辑式并化简YABCABCABCABCABCABY0000011010110000000C1111111111101入输输出的真值表的真值表例例表表3.4133.4131111BCAY1题中要求用与非门实现，故对上面逻辑函数进行两次取反，题中要求用与非门实现，故对上面逻辑函数进行两次取反，并利用摩根定律得并利用摩根定律得13.4 13.4 组组合合逻辑电逻辑电路的分析路的分析与设计与设计 YABCABCA BC实现的逻辑电路如图所示实现的逻辑电路如图所示 13.4 13.4 组组合合逻辑电逻辑电路的分

50、析路的分析与设计与设计【例例13.4-4】某厂有某厂有15KW和和25KW两台发电机组，用电设备有两台发电机组，用电设备有三台，即三台，即10KW、15KW和和25KW。三台用电设备可能部分工作。三台用电设备可能部分工作或都不工作，但不可能全工作。试设计一个由与非门实现的供或都不工作，但不可能全工作。试设计一个由与非门实现的供电控制逻辑电路，要求使用电设备能达到最佳匹配。电控制逻辑电路，要求使用电设备能达到最佳匹配。【解解】根据题意，输入为三台用电设根据题意，输入为三台用电设备，对应设为备，对应设为A（10KW）、B（15KW）、C（25KW），且工作为），且工作为“1”，不，不工作为工作为“