教学课件·《DSP原理及应用》1.ppt
- 【下载声明】
1. 本站全部试题类文档,若标题没写含答案,则无答案;标题注明含答案的文档,主观题也可能无答案。请谨慎下单,一旦售出,不予退换。
2. 本站全部PPT文档均不含视频和音频,PPT中出现的音频或视频标识(或文字)仅表示流程,实际无音频或视频文件。请谨慎下单,一旦售出,不予退换。
3. 本页资料《教学课件·《DSP原理及应用》1.ppt》由用户(三亚风情)主动上传,其收益全归该用户。163文库仅提供信息存储空间,仅对该用户上传内容的表现方式做保护处理,对上传内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(点击联系客服),我们立即给予删除!
4. 请根据预览情况,自愿下载本文。本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
5. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007及以上版本和PDF阅读器,压缩文件请下载最新的WinRAR软件解压。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- DSP原理及应用 教学 课件 DSP 原理 应用
- 资源描述:
-
1、第1章 绪论 1.1 数字信号处理概述 1.2 数字信号处理器概述1.1 数字信号处理概述 1.1.1 数字信号处理系统的构成 1.1.2 数字信号处理的实现 1.1.3 数字信号处理的特点 返回首页1.1.1 数字信号处理系统的构成图1-1 典型的数字信号处理系统返回本节1.1.2 数字信号处理的实现(1)在通用的微机上用软件实现。(2)利用特殊用途的DSP芯片来实现。(3)利用专门用于信号处理的通用DSP芯片来实现。(4)用FPGA/CPLD用户可编程器件来实现。返回本节1.1.3 数字信号处理的特点 与模拟系统(ASP)相比,数字系统具有如下特点:(1)精度高(2)可靠性高(3)灵活性大
2、(4)易于大规模集成(5)可获得高性能指标 返回本节1.2 数字信号处理器概述 1.2.1 DSP芯片的种类 1.2.2 TMS320 DSP系列 1.2.3 DSP芯片的主要特点 1.2.4 DSP芯片的应用 返回首页1.2.1 DSP芯片的种类DSP芯片可以按照以下3种方式进行分类。1按基础特性分2按数据格式分3按用途分返回本节1.2.2 TMS320 DSP系列 通用DSP芯片的代表性产品包括TI公司的TMS320系列、AD公司ADSP21xx系列、MOTOROLA公司的DSP56xx系列和DSP96xx系列、AT&T公司的DSP16/16A和DSP32/32C等单片器件。TI的三大主力
3、DSP产品系列为C2000系列主要用于数字控制系统;C5000(C54x、C55x)系列主要用于低功耗、便携的无线通信终端产品;C6000系列主要用于高性能复杂的通信系统。C5000系列中的TMS320C54x系列DSP芯片被广泛应用于通信和个人消费电子领域。返回本节1.2.3 DSP芯片的主要特点1哈佛结构2多总线结构 3指令系统的流水线操作4专用的硬件乘法器5特殊的DSP指令6快速的指令周期7硬件配置强 NN+1N+2N+3N-1NN+1N+2N-2N-3N-1N-2NN+1N-1N时钟取指译码取操作数执行图1-2 四级流水线操作 返回本节1.2.4 DSP芯片的应用(1)信号处理(2)通
4、信(3)语音(4)图形/图像(5)军事(6)仪器仪表(7)自动控制(8)医疗(9)家用电器返回本节第2章 TMS320C54x数字信号处理器硬件结构 2.1 TMS320C54x的特点和硬件组成框图 2.2 TMS320C54x的总线结构 2.3 TMS320C54x的存储器分配 2.4 中央处理单元(CPU)2.5 TMS320C54x片内外设简介 2.6 硬件复位操作 2.7 TMS320VC5402引脚及说明2.1 TMS320C54x的特点和硬件组成框图 TMS320C54x的主要特性如下所示:CPU 先进的多总线结构。40位算术逻辑运算单元(ALU)。17位17位并行乘法器与40位专
5、用加法器相连。比较、选择、存储单元(CSSU)。指数编码器可以在单个周期内计算40位累加器中数值的指数。双地址生成器包括8个辅助寄存器和两个辅助寄存器算术运算单元(ARAU)。返回首页存储器 64 K字程序存储器、64 K字数据存储器以及64 K字I/O空间。在C548、C549、C5402、C5410和C5420中程序存储器可以扩展。指令系统 单指令重复和块指令重复操作。块存储器传送指令。32位长操作数指令。同时读入两个或3个操作数的指令。并行存储和并行加载的算术指令。条件存储指令。从中断快速返回指令。在片外围电路(如图2-1所示)软件可编程等待状态发生器。可编程分区转换逻辑电路。带有内部振
6、荡器。外部总线关断控制,以断开外部的数据总线、地址总线和控制信号。数据总线具有总线保持器特性。可编程定时器。并行主机接口(HPl)。电源 可用IDLEl、IDLE2和IDLE3指令控制功耗,以工作在省电方式。可以控制关断CLKOUT输出信号。在片仿真接口 具有符合IEEEll49.1标准的在片仿真接口(JTAG)。速度 单周期定点指令的执行时间为25/20/15/12.5/10-ns(40 MIPS/50 MIPS/66 MIPS/80 MIPS/100 MIPS)。返回本节图2-1 TMS320C54x DSP的内部硬件组成框图1图2-1 TMS320C54x DSP的内部硬件组成框图22.
7、2 TMS320C54x的总线结构 TMS320C54x DSP采用先进的哈佛结构并具有八组总线,其独立的程序总线和数据总线允许同时读取指令和操作数,实现高度的并行操作。采用各自分开的数据总线分别用于读数据和写数据,允许CPU在同一个机器周期内进行两次读操作数和一次写操作数。独立的程序总线和数据总线允许CPU同时访问程序指令和数据。返回首页2.3 TMS320C54x的存储器分配 2.3.1 存储器空间 2.3.2 程序存储器 2.3.3 数据存储器 2.3.4 I/O存储器返回首页2.3.1 存储器空间 TMS320C54x存储器由3个独立的可选择空间组成:程序空间、数据空间和I/O空间。程
8、序存储器空间包括程序指令和程序中所需的常数表格;数据存储器空间用于存储需要程序处理的数据或程序处理后的结果;I/O空间用于与外部存储器映象的外设接口,也可以用于扩展外部数据存储空间。保留(OVLY=1)外部(OVLY=0)0000H007FH0080H片内DRAM:16K(OVLY=1)外部(OVLY=0)3FFFH4000H保留(OVLY=1)外部(OVLY=0)0000H007FH0080H片内DRAM:16K(OVLY=1)外部(OVLY=0)3FFFH4000H程序空间:页0程序空间:页0FF7FHFF80HFFFFHFF7FHFF80HFFFFHEFFFHF000HFEFFHFF00
9、H片外中断矢量(外部)中断矢量(片内)片外片内ROM:4K保留存储器映象寄存器0000H005FH0080H片内DRAM:16K3FFFH4000H数据空间FF7FHFF80HFFFFH片外EFFFHF000HFEFFHFF00H片内ROM(DROM=1)外部(DROM=0)保留(DROM=1)外部(DROM=0)0060H007FH暂存器SPRAMMP/MC=1(微处理器模式)MP/MC=0(微型计算机模式)图2-2 TMS320VC5402存储器分配图Page 064KPage1:低16K外部Page1:高48K外部1 0000H1 3FFFH1 4000H0 0000H0 FFFFH1
10、FFFFHPage2:低16K外部Page2:高48K外部2 0000H2 3FFFH2 4000H2 FFFFH.Page15:低16K外部Page15:高48K外部F 0000HF 3FFFHF 4000HF FFFFHXPC=0XPC=1XPC=2XPC=15图2-3 C5402扩展程序存储器图返回本节2.3.2 程序存储器 通过MP/和OVLY位的设置,可以实现对片内存储器(ROM、RAM)的配置,即哪些片内存储器映象在程序存储器空间。器件复位时,复位、中断和陷阱中断的向量映象在地址FF80H开始的程序存储器空间。然而,复位后这些向量可以被重新映象在程序存储器空间任何128字页的开始。
11、这样,可以把向量表移出引导ROM,并重新配置其地址。返回本节2.3.3 数据存储器 通过对处理器方式状态寄存器PMST的DROM位的设置,将片内ROM配置在数据存储器空间(DROM=1),这样,可以用指令将片内ROM作为数据存储器中的数据ROM来读取。复位时,DROM位被清0。64K字的数据存储器空间包括数据存储器映象寄存器,0000H001FH是常用的CPU寄存器地址,0020H005FH是片内外设寄存器的地址。表2-1 表2-1 存储器映象寄存器名称地址说明IMR0中断屏蔽寄存器IFR1中断标志寄存器STO6状态寄存器0STl7状态寄存器1名称地址说明AL8累加器A低16位AH9累加器A高
12、16位AGAH累加器A最高8位BLBH累加器B低16位BHCH累加器B高16位BGDH累加器B最高8位TREGEH暂存器TRNFH状态转移寄存器AR0710H17H辅助寄存器 SP18H堆栈指针BK19H循环缓冲大小BRC1AH块重复计数器RSA1BH块重复起始地址寄存器名称地址说明REA1CH块重复终止地址寄存器PMST1DH处理器方式状态寄存器XPC1EH扩展程序计数器TIM24H定时器0寄存器PRD25H定时器0周期寄存器TCR26H定时器0控制寄存器 SWWSR28H软件等待状态寄存器BSCR29H分区转换控制寄存器SWCR2BH软件等待状态控制寄存器HPIC2CH主机接口控制寄存器T
13、IM130H定时器1寄存器PRD131H定时器1周期寄存器TCR132H定时器1控制寄存器GPIOCR3CH通用I/O控制寄存器,控制主机接口和TOUTlGPIOSR3DH通用I/O状态寄存器,主机接口作通用I/O时有用返回本节2.3.4 I/O存储器 除程序存储器空间和数据存储器空间外,C54x系列器件还提供了I/O存储器空间,利用I/O空间可以扩展外部存储器。I/O存储器空间为64K字(0000hFFFFh),有两条指令PORTR和PORTW可以对I/O存储器空间操作,读写时序与程序存储器空间和数据存储器空间有很大不同。返回本节2.4 中央处理单元(CPU)CPU的基本组成如下:CPU状态
14、和控制寄存器 40位算术逻辑单元(ALU)40位累加器A和B 桶形移位寄存器 乘法器/加法器单元 比较、选择和存储单元(CSSU)指数编码器返回首页1算术逻辑单元(ALU)和累加器 TMS320C54x使用40位算术逻辑单元(ALU)和两个40位累加器(ACCA和ACCB)来完成算术运算和逻辑运算,且大多数都是单周期指令。ALU功能框图如图2-4所示。图2-4 ALU功能框图2桶形移位寄存器 如图2-5所示为桶形移位寄存器的功能框图。桶形移位寄存器的输入可以为:从DB获得的16位操作数;从DB和CB获得的32位操作数;从累加器A或B获得的40位操作数。桶形移位寄存器的输出连到ALU或经过MSW
15、/LSW(最高有效字/最低有效字)写选择单元至EB总线。图2-5 桶形移位器的功能框图3乘法器/加法器单元 C54x CPU有一个1717位的硬件乘法器,与40位的专用加法器相连,可以在单周期内完成一次乘法累加运算。其功能框图如图2-6所示。乘法器的输出经小数/整数乘法(FRCT)输入控制后加到加法器的一个输入端,加法器的另一个输入端来自累加器A或B。加法器还包括零检测器、舍入器(二进制补码)及溢出/饱和逻辑电路。图2-6 乘法器/加法器单元功能框图4比较、选择和存储单元(CSSU)比较、选择和存储单元(CSSU)是专门为Viterbi算法设计的加法/比较/选择(ACS)操作的硬件单元,其功能
16、框图如图2-7所示。CSSU支持均衡器和信道译码器所用的各种Viterbi算法。Viterbi算法示意图如图2-8所示。图2-7 比较、选择和存储单元(CSSU)功能框图图2-8 Viterbi算法示意图5指数编码器 指数编码器用于支持单周期指令EXP的专用硬件。在EXP指令中,累加器中的指数值能以二进制补码的形式(-831)存储在T寄存器中。指数值定义为前面的冗余位数减8的差值,即累加器中为消除非有效符号位所需移动的位数。当累加器中的值超过32位时,指数为负值。6CPU状态和控制寄存器 TMS320C54x有三个状态和控制寄存器,分别为状态寄存器ST0、状态寄存器ST1和处理器方式状态寄存器
17、PMST。ST0和ST1包括各种工作条件和工作方式的状态,PMST包括存储器配置状态和控制信息。状态寄存器ST0的位结构如图2-9所示,表2-2所示是ST0的说明。图2-9 状态寄存器ST0位结构1513121110980ARPTCCOVAOVBDP表2-2 状态寄存器ST01514131211109876540BRAFCPLXFHMINTM0OVMSXMC16FRCTCMPTASM图2-10 状态寄存器ST1的位结构表2-3 状态寄存器ST1(1)表2-3 状态寄存器ST1(2)1576543210IPTRMP/MCOVLYAVISDROMCLKOFFtSMULtSSTt图2-11 处理器方
18、式状态寄存器PMST的位结构表2-4 状态寄存器PMST返回本节2.5 TMS320C54x片内外设简介1通用I/O引脚2定时器3时钟发生器4主机接口(HPI)5串行口6软件可编程等待状态发生器7可编程分区转换逻辑返回首页2.6 硬件复位操作复位期间,处理器进行以下操作:PMST中的中断向量指针IPTR设置成1FFH。PMST中的MP/位设置成与引脚MP/状态相同的值。PC设置为FF80H。扩展程序计数器XPC清0。无论MP/状态如何,将FF80H加到地址总线。返回首页 数据线变为高阻态,控制线处于无效状态。产生信号。ST1中的中断方式位INTM置1,关闭所有可屏蔽中断。中断标志寄存器IFR清
19、0。产生同步复位信号(),初始化外围电路。下列状态位置成初始值 ARP=0 CLKOFF=0 HM=0 SXM=1 ASM=0CMPT=0INTM=1TC=1 AVIS=0CPL=0OVA=0XF=1 BRAF=0DP=0OVB=0 C=1 DROM=0OVLY=0 C16=0FRCT=0OVM=0 如果MP/=0,程序从片内ROM开始执行,否则,从片外程序存储器开始执行。返回本节2.7 TMS320VC5402引脚及说明图2-12 TMS320VC5402的引脚 1返回首页图2-12 TMS320VC5402的引脚2表2-5 TMS320VC5402引脚说明1表2-5 TMS320VC540
20、2引脚说明2表2-5 TMS320VC5402引脚说明3表2-5 TMS320VC5402引脚说明4表2-5 TMS320VC5402引脚说明5表2-5 TMS320VC5402引脚说明6表2-5 TMS320VC5402引脚说明7返回本节表2-5 TMS320VC5402引脚说明8第3章 TMS320C54x的数据寻址方式 3.1 立即寻址 3.2 绝对寻址 3.3 累加器寻址 3.4 直接寻址 3.5 间接寻址 3.6 存储器映象寄存器寻址 3.7 堆栈寻址TMS320C54x DSP提供以下7种基本数据寻址方式。(1)立即数寻址(2)绝对地址寻址(3)累加器寻址(4)直接寻址(5)间接寻
21、址(6)存储器映射寄存器寻址(7)堆栈寻址表3-1 寻址指令中用到的缩写符号及其含义缩写符号含义Smem16位单数据存储器操作数Xmem在双操作数指令及某些单操作数指令中所用的16位双数据存储器操作数,从DB总线上读出Ymem在双操作数指令中所用的16位双数据存储器操作数,从CB总线上读出;在读同时并行写的指令中表示写操作数dmad16位立即数数据存储器地址(065535)pmad16位立即数程序存储器地址(065535)PA16位立即数I/O口地址(065535)src源累加器(A或B)dst目的累加器(A或B)lk16位长立即数3.1 立即寻址 在立即寻址方式中,指令中包括了立即操作数。一
22、条指令中可对两种立即数编码,一种是短立即数(3、5、8或9位),另一种是16位的长立即数。短立即数指令编码为一个字长,16位立即数的指令编码为两个字长。立即数寻址指令中在数字或符号常数前面加一个“”号,来表示立即数。返回首页3.2 绝对寻址 3.2.1 数据存储器(dmad)寻址 3.2.2 程序存储器(pmad)寻址 3.2.3 端口地址(PA)寻址 3.2.4 长立即数*(lk)寻址返回首页3.2.1 数据存储器(dmad)寻址 使用数据存储器寻址的指令有:MVDK Smem,dmadMVDM dmad,MMR MVKD dmad,SmemMVMD MMR,dmad 数据存储器寻址使用符号
23、(符号地址)或一个表示16位地址的立即数来指明寻址的数据存储单元的16位绝对地址。例如:MVKD SMAPLE,*AR5;返回本节3.2.2 程序存储器(pmad)寻址 使用程序存储器寻址的指令有:FIRS Xmem,Ymem,pmadMACD Smem,pmad,src MACP Smem,pmad,srcMVDP Smem,pmad MVPD pmad,Smem 程序存储器(pmad)寻址使用符号(符号地址)或一个表示16位地址的立即数来给出程序空间的地址。例如,把程序存储器中标号为TABLE单元中的值复制到AR7所指定的数据存储器中去,指令可写为:MVPD TABLE,*AR7;返回本节
24、3.2.3 端口地址(PA)寻址 使用端口地址的指令有:PORTR PA,Smem PORTW Smem,PA 端口地址(PA)寻址使用一个符号(符号地址)或一个表示16位地址的立即数来给出外部I/O口地址。例如:PORTR FIFO ,*AR5;返回本节3.2.4 长立即数*(lk)寻址 长立即数*(lk)寻址用于所有支持单数据存储器操作数(Smem)的指令。长立即数*(lk)寻址使用一个符号(符号地址)或一个表示16位地址的立即数来指定数据存储空间的一个地址。例如,把数据空间中地址为BUFFER单元中的数据传送到累加器A,指令可写为:LD *(BUFFER),A返回本节3.3 累加器寻址
25、累加器寻址是用累加器中的数值作为一个地址读写程序存储器。共有两条指令可以采用累加器寻址:READA Smem WRITA Smem返回首页3.4 直接寻址 在直接寻址方式中,指令中包含数据存储器地址(dma)的低7位,这7位dma作为地址偏移量,结合基地址(由数据页指针DP或堆栈指针SP给出)共同形成16位的数据存储器地址。使用这种寻址方式,用户可在不改变DP或SP的情况下,对一页内的128个存储单元随机寻址。采用这种寻址方式的好处是指令为单字指令,数据存储器地址(dma)的低7位放在指令字中(如图3-1、3-2所示)。返回首页图3-1 DP作为基地址的直接寻址方式图3-2 SP作为基地址的直
展开阅读全文