[理学]微机原理第15章课件.ppt
- 【下载声明】
1. 本站全部试题类文档,若标题没写含答案,则无答案;标题注明含答案的文档,主观题也可能无答案。请谨慎下单,一旦售出,不予退换。
2. 本站全部PPT文档均不含视频和音频,PPT中出现的音频或视频标识(或文字)仅表示流程,实际无音频或视频文件。请谨慎下单,一旦售出,不予退换。
3. 本页资料《[理学]微机原理第15章课件.ppt》由用户(三亚风情)主动上传,其收益全归该用户。163文库仅提供信息存储空间,仅对该用户上传内容的表现方式做保护处理,对上传内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(点击联系客服),我们立即给予删除!
4. 请根据预览情况,自愿下载本文。本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
5. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007及以上版本和PDF阅读器,压缩文件请下载最新的WinRAR软件解压。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 理学 微机 原理 15 课件
- 资源描述:
-
1、第15章 总线总线的基本概念 n总线总线指通过分时共享的方式,将信息以一个或多指通过分时共享的方式,将信息以一个或多个源部件传送到一个或多个目的部件的一组传输个源部件传送到一个或多个目的部件的一组传输线线,是计算机中传输数据的是计算机中传输数据的公共通道公共通道。n分时分时和和共享共享是总线的两个基本特性。是总线的两个基本特性。共享共享是指多个部件连接在同一条总线上,各个部件之间都可以通过这条总线来进行信息的交换。分时分时是指同一时刻,总线上只能传输一个部件一个部件发送出来的信息。总线结构的优点 1、支持模块化设计:采用模块化结构设计方法,使系统设计分解位对多个独立模块的设计。缩短了设计周期,
2、便于故障检测和维护,便于系统扩展。2、开放性和通用性:每种总线都有固定标准,而且其技术规范公开,所以按照总线标准设计的部件可以直接连接相应总线。3、灵活性好:系统主板上有多组总线扩展槽,在任何一个插槽中插入符合规范的适配卡就可连接相应设备。15.1 总线的分类和性能指标1.计算机总线的分类按照布局范围,总线分为:内部总线内部总线:处于CPU内部,用于连接CPU的所有结构单元。如CPU内部,在寄存器之间、ALU以及控制部件之间传输数据所用的总线,也称为片内总线。而内部总线的对外引线称为CPU总线。局部总线局部总线:连接主机板上个主要部件的信息通道,可以通过扩展槽连接各种适配器,如显卡、声卡和网卡
3、等。系统总线系统总线:多处理器系统中连接多个CPU插件板的信息通道,用于支持多个CPU的并行处理。外部总线外部总线:微型机和外设之间的通信总线。2.总线的性能指标 宽度:宽度:即数据总线宽度,指一次总线操作中通过总线传送的数据位数,一般有8、16、32和64位。一个系统中,总线的宽度不会超过CPU的数据宽度。总线频率:总线频率:总线的工作频率,单位是MHZ。工作频率越高,总线工作速度越快,总线带宽越宽。传输率:传输率:指单位时间内总线上可传送的数据量,用每秒多少兆字节(MB/S)表示。总线带宽=总线宽度/8总线工作频率 MB/s15.2 PCI的特点和系统结构1.PCI的概况和特点的概况和特点
4、PCI的概况 PCI是PCISIG(外围部件互联组合)的简称,是由INTEL公司1991年推出的一种局部总线。从结构上看,PCI是在CPU和原来的系统总线之间插入的一级总线,具体由一个桥接电路实现对这一层的管理,并协调上下间的接口进行数据传送。管理器提供了信号缓冲,使之能支持10种外设,并能在高时钟频率下保持高性能,它为显卡、声卡、网卡、MODEM等设备提供了连接接口,用以适应高速图形图像传输和高速网络传输需求。它的工作频率为33MHz/66MHz。2000年PCI-X 1.0版标准正式发布,PCI-X并没有脱离PC体系,它仍使用64位并行总线和共享架构,但将工作频率提升到133MHz,由此获
5、得高达1.06GBps的总带宽。如果四组设备并行工作,每组设备可用带宽为266MBps;如果只有两组设备并行,那么每组设备就可分得533MBps;而在连接一组设备的情况下,该设备便可以独自使用到全部的1.06GBps带宽。相对于64位PCI总线,PCI-X的提升相当明显,在它的帮助下,服务器内部总线资源紧张的难题得到一定的缓解。其次,PCI-X在总线的传输协议方面有许多重要的改良,例如PCI-X启用“寄存器到寄存器”的新协议发送方发出的数据信号会被预先送入一个专门的寄存器内;寄存器可将信号保持一个时钟周期,而接收方只要在这个时钟周期内作出响应即可。而原来的PCI总线就没有这个缓冲过程,如果接收
6、方无暇处理发送方的信号,那么该信号就会被自动抛弃,容易导致信号遗失。另外,PCI-X可以完全兼容之前的64位PCI扩展设备,用户已有投资可以获得充分保障。平滑过渡的方式让PCI-X在服务器/工作站领域大获成功,并很快取代64位PCI成为新的标准。2002年 PCI Express以标准的形式正式推出。PCI Express改良了基础架构,彻底抛离落后的共享结构。在工作原理上,PCI Express与并行体系的PCI没有任何相似之处,它采用串行方式传输数据,而依靠高频率来获得高性能,由于串行传输不存在信号干扰,总线频率提升不受阻碍,PCI Express很顺利就达到2.5GHz的超高工作频率。其
7、次,PCI Express采用全双工运作模式,最基本的PCI Express拥有4根传输线路,其中两线用于数据发送,两线用于数据接收,发送数据和接收数据可以同时进行。相比之下,PCI总线和PCI-X总线在一个时钟周期内只能作单向数据传输,效率只有PCI Express的一半;加之PCI Express使用内嵌时钟技术,时钟信息被直接写入数据流中,这比PCI总线能更有效节省传输通道,提高传输效率。第三,PCI Express没有沿用传统的共享式结构,它采用点对点工作模式,每个PCI Express设备都有自己的专用连接,这样就无需向整条总线申请带宽,避免多个设备争抢带宽的糟糕情形发生,而此种情况
8、在共享架构的PCI系统中司空见惯。本章中为叙述方便,将PCI,PCI-X和PCI Express总线统称为PCIPCI的特点 1.高传输率:为多媒体传输和高速网络传输提供了良好支持。PCI总线的最高传输率可达到高速外设的10倍。2.高效率:PCI控制器集成了高速缓冲器,使外设和CPU并发运行。支持数据突发传输模式。3.即插即用功能:制造商在外设的适配器中增加一个小型存储器存放按PCI规范建立的配置信息,PCI控制器通过读取这些信息,对系统中多个外设进行资源分配和调度,再安装驱动程序,实现即插即用功能。4.独立于CPU:PCI总线独立于处理器,它的工作频率与CPU时钟无关,可支持多机系统及未来的
9、处理器。5.负载能力强且易于扩展:每条PCI总线可连接10个设备,还可通过PCI-PCI桥扩展PCI总线,形成多级PCI结构。6.兼容各类总线:PCI有良好的兼容性,可支持ISA、EISA、MCA、SCSI、IDE等多种总线,同时还预留了发展空间。2.PCI2.PCI的层次化系统结构的层次化系统结构 当前微机系统中,通常采用以PCI为主的层次化局部总线,包括CPU总线、PCI总线、ISA/EISA总线,共同构成多层次的局部总线。15.3 PCI的信号 PCI把连接在总线上的设备分为主设备和从设备。PCI的信号大部分是双向的,对于主从设备,一些信号的方向不同。1.IRDY#,FRAME#,C/B
10、E#7:0,这些信号对主设备是输出信号,对从设备是输入信号2.ACK64#,TRDY#,DEVSEL#,STOP#,这些信号对从设备是输出信号,对主设备是输入信号3.IDSEL 此信号只有从设备才有4.REQ#和GNT#只有主设备才有PCI总线设备AD32AD63C/BE4C/BE7PAR64REQ64ACK64LOCKINTAINTBINTCINTDSBOSDONETDITDOTCKTMSTRSTAD0AD31C/BE0C/BE3PARFRAMETRDYIRDYSTOPDEVSELIDSELPERRSERRREQGNTCLKRST系统信号仲裁信号错误报告信号接口控制信号地址/数据线64位总线
11、扩展信号接口控制中断信号支持 Cache的信号边界扫描信号必需的可选的 PCI总线信号 测试信号扩展槽1.地址和数据信号 AD31:0 地址和数据共用相同的PCI引脚.一个PCI总线传输事务包含了一个地址信号期和接着的1N个数据期.PCI总线支持猝发读写功能.在FRAME#有效时,是地址期;在IRSY#和TRDY#同时有效时,是数据期。C/BE#3:0 总线命令和字节允许信号.在地址期,C/BE#3:0 定义总线命令;在数据期,C/BE3:0#用来指出32位数据线上,那些字节是真正有效的数据。PAR 奇偶校验信号.它对 AD31:0 和C/BE#3:0进行偶校验.2.接口控制信号 FRAME#
12、:帧周期信号,是当前主设备的一个访问开始和持续时间.FRAME#预示总线传输的开始;FRAME#失效后,是传输的最后一个数据期.IRDY#:主设备准备好信号.当与 TRDY#同时有效时,数据能完整传输.在写周期,IRDY#指出数据变量存在AD31:00;在读周期,IRDY#指示主控器准备接收数据.TRDY#:从设备准备好信号.预示从设备准备完成当前的数据传输.在读周期,TRDY#指示数据变量在AD31:0中;在写周期,指示从设备准备接收数据.STOP#从设备要求主设备停止当前数据传送.DEVSEL#设备选择信号.该信号有效时,指出有地址译码器的设备作为当前访问的从设备.作为一个输入信号,DEV
13、SEL#显示出总线上某处、某设备被选择.IDSEL 初始化设备选择.在参数配置读写传输期间,用作芯片选择.3.错误报告信号 PERR#只报告数据奇偶校验错.一个主设备只有在响应DEVSEL#信号和完成数据期之后,才报告一个PERR#.当发现奇偶校验错时,必须驱动设备,使其在该数据后接收两个数据期的数据.SERR#系统错误信号.专门用作报告地址奇偶错、特殊命令序列中的数据奇偶错,或能引起大的灾难性的系统错.4.仲裁信号 REQ#总线占用请求信号.这是个点对点信号,任何主控器都有它自己的REQ#信号.GNT#总线占用允许信号,指明总线占用请求已被响应.这是个点对点的信号,任何主设备都有自己的GNT
14、#.5.系统信号 CLK 系统时钟信号对于所有的PCI设备是输入信号.除了RST#、IIRQB#、IRQC#、IRQD#之外,其他的PCI信号都在时钟上升沿有效.这一频率也称为PCI总线的工作频率.RST#复位信号.用来使PCI特性寄存器和定序器相关的信号恢复初始状态.RST#和CLK可以不同步.当设备请求引导系统时,将响应RESET,复位后将响应系统引导.6.64位扩展信号 AD63:32 地址数据复用同一引线,提供高32位信息.C/BE#7:4 高32位命令/字节允许信号.PAR64#高32位的奇偶校验信号,对高32位数据和C/BE#7:4进行奇偶校验后得到校验码 REQ64#64位传输请
15、求.主设备请求进行64位数据传输的信号 ACK64#64位传输应答信号.是对REQ64#的应答信号 7.高速缓存支持信号 SBO#测试Cache后返回信号.当该信号有效时,表示命中一个已经修改的Cache行,从而支持Cache的回写或通写操作.SDONE Cache测试完成信号.当它无效时,表明测试结果仍未确定;当它有效时,则表明测试周期已经完成.8.测试信号 TCK 测试时钟输入信号,为所测试的设备提供时钟信号 TDI 测试数据输入信号,把测试数据或命令串行输入到设备。TDO 测试数据输入信号,把测试结果由设备送到主机。TMS 测试模式选择信号,选择某种方式控制设备的状态 TRST#测试复位
16、信号,对访问端口控制器进行初始化。9.总线锁定信号 LOCK#锁定信号,用于阻止其他设备中断当前的总线操作。10.中断信号 INTA#INTD#从设备的终端请求信号。单功能的PCI设备必须用INTA#做终端请求,多功能的PCI设备必须依次连接INTA#INTD#作为中断请求,也可以通过外部电路共用INTA#。15.4 PCI的命令类型 在总线地址期,CPU等总线主设备除了传输地址外,还向从设备发送命令命令类型,通过C/BE#3:0传送。命令说明:0000 中断识别和响应命令 0001 特殊周期命令,提供在PCI上的简单广播机制 0010 I/O读,从I/O口地址中读 数据 0011 I/O写,
17、向I/O地址空间写 数据用 0100 保留,备用 0101 保留,备用 0110 存储器读,从内存空间映象中读出数据 0111 存储器写,向内存空间映象写入数据1000 保留 1001 保留 1010 读配置,用来读每一主控器的配置空间 1011 写配置,向每个配置空间写入设备数据 1100 读多行Cache1101 双地址周期,用来传输64位地址到某一设备 1110 读一行Cache1111 写Cache15.5 PCI的中断和中断响应n以Pentium为CPU的PCI系统中,南桥内含有两级8259A连接的中断控制器,提供15个中断请求输入端,当某个IRQ有效时,南桥会使INT有效并传递到C
18、PU,然后CPU响应中断。nPCI系统中的中断响应和传统方法不同,通过PCI连接CPU 北桥会放弃CPU的第一个中断响应周期,从而把CPU的双周期中断响应转换为单周期格式。112334 说明:nIRDY#相当于传统的中断响应负脉冲INTA#,但这里只有一个负脉冲,并且是由连接CPU的北桥发出的。n中断响应没有目标地址。因为系统中的中断控制器就是隐含的目标设备,中断响应时CPU和北桥对中断控制器的回答信号。n中断控制器总是在第一级总线上,所以中断响应命令不会传递给下一级PCI。15.6 PCI的编址n PCI总线定义了三种物理地址空间:内存地址空间、I/O地址空间及配置地址空间,前两种位于主机系
19、统中,,而配置地址空间则分布于各个设备中,由系统软件将他们映射到统一的空间。n PCI 总线的地址译码是分散的,每个设备都有自己的地址译码逻辑,从而省去了中央译码逻辑。PCl支持两种译码方式:正向译码和负向译码。n正向译码:指总线上每个设备都监视地址总线上的访问地址,判断是否落在自己的地址范围内,如果是则选择信号DEVSEL#有效来给予相应,译码速度较快。n负向译码:指在其他设备都没有被选中时,由总线扩展桥发出DEVSEL#有效表示接受访问。负向和减量负向和减量:负向译码时,先排除其他PCI设备有传输需求的情况,再由总线扩展桥响应;总线扩展桥在收到地址信息后,在过4个时钟周期才发出DEVSEL
20、#信号,而这4个时钟周期的计数是通过不断减量直到为0时来判定的。这种译码方式要等到总线上其他所有设备都拒绝之后才能动作,所以速度较慢。但是负向译码对于标准扩展总线上地址空间零散的设备是很有用的。nI/O访问时,用DEVSEL#作为一个设备被选中的指示,这个信号是由从设备产生的。n如果在FRAME#信号有效后的4个时钟周期内,没有任何设备发出DEVSEL#,则采用负向译码的设备便会使DEVSEL#有效,从而获得总线传输权。此时若系统中没有负向译码设备就会终止传输。n注意:注意:对所有的PCI系统,都不能进行突发I/O操作,因此PCI系统中不能使用INS和OUTS指令。n在I/O访问中,由32位的
展开阅读全文